特許

J-GLOBAL ID：200903065793042493

半導体用基板の製造方法、薄膜トランジスタ、液晶表示装置及び密着型イメージセンサ装置

発明者： 佐藤 義信
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平10-343476
公開番号（公開出願番号）：特開2000-174281
出願日： 1998年12月02日
公開日（公表日）： 2000年06月23日
要約：

【要約】【課題】 同一基板内に性質の異なるトランジスタを形成することができる半導体用基板の製造方法、薄膜トランジスタ、液晶表示装置及び密着型イメージセンサ装置を提供する。【解決手段】 基板2上に、半導体膜3を堆積する工程と、前記半導体膜3の表面荒れラフネスをレーザ照射により増大させて表面に凹凸を形成する工程と、前記半導体膜3の凹凸の上に非晶質半導体膜4を堆積させる工程と、前記非晶質半導体膜4をレーザ照射により結晶化させる工程と、を有する。

請求項（抜粋）：

基板上に、半導体膜を堆積する工程と、前記半導体膜の表面荒れラフネスをレーザ照射により増大させて表面に凹凸を形成する工程と、前記半導体膜の凹凸の上に非晶質半導体膜を堆積させる工程と、前記非晶質半導体膜をレーザ照射により結晶化させる工程と、を有することを特徴とする半導体用基板の製造方法。

IPC (4件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 21/20

FI (4件)：

H01L 29/78 627 G ,  G02F 1/136 500 ,  H01L 21/20 ,  H01L 29/78 627 A

Fターム (49件)：

2H092JA24 ,  2H092JA46 ,  2H092KA02 ,  2H092KA04 ,  2H092KA05 ,  2H092LA08 ,  2H092MA07 ,  2H092MA12 ,  2H092MA17 ,  2H092MA29 ,  2H092MA30 ,  2H092MA37 ,  2H092NA25 ,  2H092PA01 ,  2H092PA07 ,  2H092RA10 ,  5F052AA02 ,  5F052BB01 ,  5F052BB07 ,  5F052DA01 ,  5F052DB02 ,  5F052FA14 ,  5F052JA04 ,  5F110AA06 ,  5F110AA07 ,  5F110BB01 ,  5F110BB02 ,  5F110CC02 ,  5F110DD02 ,  5F110EE04 ,  5F110EE05 ,  5F110EE44 ,  5F110FF32 ,  5F110GG13 ,  5F110GG15 ,  5F110GG22 ,  5F110GG23 ,  5F110GG43 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ13 ,  5F110HL03 ,  5F110NN02 ,  5F110NN14 ,  5F110NN24 ,  5F110NN27 ,  5F110NN55 ,  5F110PP03 ,  5F110PP38

引用特許：

審査官引用 (3件)

• 多結晶シリコン薄膜の形成方法および多結晶シリコン薄膜トランジスタ
  公報種別：公開公報   出願番号：特願平9-122018   出願人：日本電気株式会社
• 特開平4-186722
  
• 特開昭64-045162