特許

J-GLOBAL ID：200903066065243918

半導体装置及びその製造方法

発明者： 南尾 匡紀 ,  下石坂 望 ,  平田 勝則 ,  福田 敏行
出願人/特許権者： パナソニック株式会社
代理人 (11件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2007-130799
公開番号（公開出願番号）：特開2008-288327
出願日： 2007年05月16日
公開日（公表日）： 2008年11月27日
要約：

【課題】半導体素子の基板に対する接続について、その生産性及び信頼性を向上する。【解決手段】半導体装置は、回路形成面となる主面13の周縁部に複数の素子電極部14が設けられた半導体素子10と、複数の素子電極部14に対応するように配置された複数の基板電極部15が設けられた回路基板11とを備え、複数の素子電極部14と複数の基板電極部15とがそれぞれバンプ17を介して接続されることにより、半導体素子10と回路基板11とが電気的且つ機械的に接続されている。ここで、バンプ17と、電極部14及び基板電極部15のうちの一方の電極部とは、これらが接触する面である圧接面21、22等において、互いに分離した複数の接合領域23a、23b、24a、24b等によって接続している。【選択図】図2

請求項（抜粋）：

回路形成面となる主面の周縁部に複数の素子電極部が設けられた半導体素子と、 前記複数の素子電極部に対応するように配置されている複数の基板電極部が設けられた回路基板とを備え、 前記複数の素子電極部と前記複数の基板電極部とがそれぞれバンプを介して接続されることにより、前記半導体素子と前記回路基板とが電気的且つ機械的に接続され、 前記バンプと、前記素子電極部及び前記基板電極部のうちの一方の電極部とは、これらが接触する面である圧接面において、互いに分離した複数の接合領域によって接続していることを特徴とする半導体装置。

IPC (2件)：

H01L 21/60 ,  H01L 27/14

FI (4件)：

H01L21/60 311S ,  H01L21/92 602G ,  H01L21/92 603B ,  H01L27/14 D

Fターム (12件)：

4M118GD04 ,  4M118GD07 ,  4M118HA02 ,  4M118HA11 ,  4M118HA24 ,  4M118HA25 ,  4M118HA30 ,  4M118HA31 ,  4M118HA33 ,  5F044LL11 ,  5F044QQ02 ,  5F044QQ03

引用特許：

出願人引用 (3件)

• 特開昭59-111337号公報
  
• 特開昭63-244635号公報
  
• ボンディングツール
  公報種別：公開公報   出願番号：特願平8-039807   出願人：日本電気株式会社