特許
J-GLOBAL ID：200903066176554092
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
稲岡 耕作 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-245855
公開番号（公開出願番号）：特開2000-311981
出願日： 1999年08月31日
公開日（公表日）： 2000年11月07日
要約：
【要約】【課題】半導体素子を、素子形成面が上(フェースアップ)になるようにパッケージする場合に、下地基板を使わずに、プリント基板等へのダイレクトな接続をすることができる半導体装置を実現すること。【解決手段】半導体素子1の素子形成面のパッド電極6の近傍に、チップ裏面への貫通孔を設け、当該貫通孔に、前記パッド電極6からつながる金属8を貫通させて、チップ裏面からの電極接続を可能にする。
請求項（抜粋）：
半導体素子の素子形成面のパッド電極の近傍に、チップ裏面への貫通孔を設け、当該貫通孔に、前記パッド電極からつながる金属を貫通させて、チップ裏面からの電極接続を可能にしていることを特徴とする半導体装置。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
