特許

J-GLOBAL ID：200903066219873910

半導体装置およびその製造方法

発明者： 上野 修一 ,  奥村 喜紀 ,  前田 茂伸 ,  前川 繁登
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-123941
公開番号（公開出願番号）：特開平10-313098
出願日： 1997年05月14日
公開日（公表日）： 1998年11月24日
要約：

【要約】【課題】 しきい値と拡散層リークとのトレードオフ関係を解消するとともに、ゲート酸化膜の形成を複数回に分けて行う必要のない半導体装置および製造方法を提供する。【解決手段】 Nチャネル型MOSトランジスタT41〜T43のゲート電極4A〜4Cにおいては、窒素ドーズ量がそれぞれ異なっているので、窒素導入領域N1〜N3における窒素濃度もそれぞれ異なり、しきい値が高いことを期待される順に、ゲート電極中の窒素濃度は低く構成されている。

請求項（抜粋）：

半導体基板に少なくとも1のトランジスタを備えた半導体装置であって、前記少なくとも1のトランジスタは、前記半導体基板の表面内に形成された第1導電型の半導体層と、前記半導体層内に選択的に形成された第1導電型のチャネルドープ層と、前記半導体層の上部の、前記チャネルドープ層に相対する位置に形成された制御電極とを備え、前記制御電極は、その内部に第2導電型の不純物と窒素とを有するポリシリコン層を備え、前記窒素は、前記不純物が、前記ポリシリコン層の上部側で濃度が比較的高く、下部側で濃度が比較的低くなった濃度分布を有するように、前記ポリシリコン層の下部側に導入されていることを特徴とする半導体装置。

IPC (7件)：

H01L 27/10 481 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/115 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 29/78

FI (6件)：

H01L 27/10 481 ,  H01L 27/08 102 H ,  H01L 27/08 102 A ,  H01L 27/10 434 ,  H01L 27/10 671 Z ,  H01L 29/78 301 X

引用特許：

審査官引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平6-044173   出願人：三菱電機株式会社