特許
J-GLOBAL ID：200903066257000520

歪みシリコンウェーハの製造方法

発明者：
泉妻 宏治

泉妻 宏治 について

, 
仙田 剛士

仙田 剛士 について


出願人/特許権者：
東芝セラミックス株式会社

東芝セラミックス株式会社 について


代理人 (1件)： 特許業務法人 天城国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2004-362989
公開番号（公開出願番号）：特開2006-173323
出願日： 2004年12月15日
公開日（公表日）： 2006年06月29日
要約：
【課題】SiGe層を有する歪みシリコンウェーハにおいて、SiGe層上に形成される歪みSi層における貫通転位密度の一層の低減化を図ることができる歪みシリコンウェーハの製造方法を提供する。【解決手段】単結晶シリコン基板上にGe濃度を上げながら組成傾斜SiGe層(Si1-xGex層のGe濃度比xが0<x≦0.5)を厚さ0.1〜3μmにエピタキシャル形成し、その上に厚さ0.1〜1μmのGe組成比が一定である歪み緩和Si1-xGex層を形成し、更に、厚さ5〜30nmの第1歪みSi層を形成し、その上に第2歪みSi層として、第1歪みSi層の成膜温度より低い温度で厚さ10nm以下の歪みSi層をエピタキシャル成長させる。【選択図】図1
請求項（抜粋）：
単結晶シリコン基板上に、 Ge濃度を順次上げた組成傾斜Si1-xGex層(0<x≦0.5)を厚さ0.1〜3μmにエピタキシャル成長させる工程と、 前記組成傾斜Si1-xGex層の上に所定のGe濃度の歪み緩和Si1-xGex層(0.1≦x≦0.5)を厚さ0.1〜1μmにエピタキシャル成長させる工程と、 前記歪み緩和Si1-xGex層の上に第1の歪みSi層を厚さ5〜30nmにエピタキシャル成長させる工程と、 前記第1の歪みSi層の上に第2の歪みSi層を厚さ10nm以下に前記第1の歪みSi層のエピタキシャル成長温度よりも低温でエピタキシャル成長させる工程と、 を備えたことを特徴とする歪みシリコンウェーハの製造方法。
IPC (6件)：
H01L 21/205 ,  H01L 21/20 ,  H01L 29/812 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/161
FI (4件)：
H01L21/205 ,  H01L21/20 ,  H01L29/80 H ,  H01L29/163
Fターム (45件)：
4K030BA09 ,  4K030BA29 ,  4K030BA35 ,  4K030BB12 ,  4K030CA04 ,  4K030CA12 ,  4K030FA10 ,  4K030JA01 ,  4K030JA10 ,  4K030LA12 ,  5F045AA03 ,  5F045AB01 ,  5F045AB02 ,  5F045AC01 ,  5F045AC02 ,  5F045AD13 ,  5F045AE21 ,  5F045AE23 ,  5F045AE25 ,  5F045AF02 ,  5F045AF03 ,  5F045BB16 ,  5F045CA07 ,  5F045DA52 ,  5F045DA54 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GK02 ,  5F102GL03 ,  5F102GL09 ,  5F102GQ01 ,  5F102HC01 ,  5F152LL03 ,  5F152LL09 ,  5F152LM08 ,  5F152LN03 ,  5F152LN07 ,  5F152LN14 ,  5F152LN22 ,  5F152MM18 ,  5F152NN03 ,  5F152NP03 ,  5F152NP04 ,  5F152NQ03
引用特許：
出願人引用 (2件)

前のページに戻る

TOP

BOTTOM