特許

J-GLOBAL ID：200903099369450982

半導体基板と電界効果型トランジスタ並びにSiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法

発明者： 水嶋 一樹 ,  塩野 一郎 ,  山口 健志
出願人/特許権者： 三菱マテリアルシリコン株式会社 ,  三菱マテリアル株式会社
代理人 (1件)： 志賀 正武 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-165695
公開番号（公開出願番号）：特開2002-118254
出願日： 2001年05月31日
公開日（公表日）： 2002年04月19日
要約：

【要約】【課題】 半導体基板と電界効果型トランジスタ並びにSiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法において、貫通転位密度を低くかつ表面ラフネスも小さくすること。【解決手段】 Si基板上に、下地材料のGe組成比からGe組成比が漸次増加するSiGeの傾斜組成層と該傾斜組成層の上面のGe組成比で傾斜組成層上に配されたSiGeの一定組成層とを交互に複数層積層状態にして構成されているSiGeバッファ層を備えている。

請求項（抜粋）：

Si基板上に、下地材料のGe組成比からGe組成比が漸次増加するSiGeの傾斜組成層と該傾斜組成層の上面のGe組成比で傾斜組成層上に配されたSiGeの一定組成層とを交互に複数層積層状態にして構成されているSiGeバッファ層を備えていることを特徴とする半導体基板。

IPC (7件)：

H01L 29/78 ,  H01L 21/20 ,  H01L 21/205 ,  H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 31/04

FI (5件)：

H01L 21/20 ,  H01L 21/205 ,  H01L 29/78 301 B ,  H01L 29/80 H ,  H01L 31/04 X

Fターム (34件)：

5F045AA06 ,  5F045AC01 ,  5F045AF03 ,  5F045BB16 ,  5F045CA05 ,  5F045DA52 ,  5F045DA53 ,  5F045DA58 ,  5F051AA01 ,  5F051CB12 ,  5F051GA04 ,  5F052KA01 ,  5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK02 ,  5F102GK08 ,  5F102GK09 ,  5F102GL03 ,  5F102HC01 ,  5F140AA01 ,  5F140AB03 ,  5F140AC28 ,  5F140BA01 ,  5F140BA05 ,  5F140BA20 ,  5F140BB13 ,  5F140BC12 ,  5F140BE14 ,  5F140BF01 ,  5F140BF04 ,  5F140BK13

引用特許：

出願人引用 (2件)

• 歪シリコン電界効果トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平7-238755   出願人：株式会社東芝
• 特許第4039013号
  

審査官引用 (2件)

• 歪シリコン電界効果トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平7-238755   出願人：株式会社東芝
• 特許第4039013号