半導体装置の製造方法及び半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：野河信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2001-323914
公開番号（公開出願番号）：特開2003-128494
出願日： 2001年10月22日
公開日（公表日）： 2003年05月08日
要約：

【要約】 (修正有)【課題】半導体基板上に形成された高濃度のGe濃度を有する臨界膜厚以下の歪SiGe膜においても高い歪緩和度を達成し、貫通転位密度を低減し、その上に形成される第2のSiGe膜表面のうねりを抑制し、平滑性を向上させることができる半導体装置の製造方法及び半導体装置の提供。【解決手段】 (a)表面がシリコンからなる基板上に臨界膜厚以下の膜厚で第1のSiGe膜を形成する工程と、(b)第1のSiGe膜上に第1のキャップ半導体膜を形成する工程と、(c)得られた基板に、イオン注入する工程と、(d)表面に第1のキャップ半導体膜を有する基板をアニールする工程と、(e)第1のキャップ半導体膜上に第2のSiGe膜を形成する工程と、(f)第2のSiGe膜上に第2のキャップ半導体膜を形成する工程とを有する半導体装置の製造方法。

請求項（抜粋）：

(a)表面がシリコンからなる基板上に臨界膜厚以下の膜厚で第1のSiGe膜を形成する工程と、(b)第1のSiGe膜上に第1のキャップ半導体膜を形成する工程と、(c)得られた基板にイオン注入する工程と、(d)表面に第1のキャップ半導体膜を有する基板をアニールする工程と、(e)第1のキャップ半導体膜上に第2のSiGe膜を形成する工程と、(f)第2のSiGe膜上に第2のキャップ半導体膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (8件)：

C30B 29/06 504 , H01L 21/20 , H01L 21/205 , H01L 21/265 , H01L 27/12 , H01L 29/161 , H01L 29/78 , H01L 29/786

FI (8件)：

C30B 29/06 504 G , H01L 21/20 , H01L 21/205 , H01L 27/12 Z , H01L 29/163 , H01L 29/78 301 B , H01L 29/78 618 B , H01L 21/265 Q

Fターム (53件)：

4G077AA03 , 4G077BA04 , 4G077DB01 , 4G077ED06 , 4G077EE06 , 4G077EF01 , 4G077TC14 , 4G077TC16 , 5F045AA06 , 5F045AB01 , 5F045AC01 , 5F045AD09 , 5F045AF03 , 5F045BB11 , 5F045DA62 , 5F045HA15 , 5F045HA16 , 5F052AA17 , 5F052AA24 , 5F052DA03 , 5F052DB02 , 5F052DB05 , 5F052DB06 , 5F052DB07 , 5F052EA02 , 5F052GC01 , 5F052HA01 , 5F052HA06 , 5F110AA07 , 5F110AA18 , 5F110BB03 , 5F110CC02 , 5F110DD05 , 5F110DD17 , 5F110DD24 , 5F110DD25 , 5F110GG01 , 5F110GG02 , 5F110GG12 , 5F110GG19 , 5F110GG24 , 5F110GG47 , 5F140AA05 , 5F140AA15 , 5F140AA24 , 5F140AC28 , 5F140AC36 , 5F140BA02 , 5F140BA05 , 5F140BA17 , 5F140BC12 , 5F140CD01 , 5F140CD06

引用特許：

審査官引用 (2件)

半導体基板の製造方法およびこれにより製造された半導体基板
公報種別：公開公報出願番号：特願2000-357158 出願人：株式会社東芝
半導体装置製造方法
公報種別：公開公報出願番号：特願2001-011009 出願人：名古屋大学長

引用文献：

審査官引用 (1件)

"Strain relaxation of pseudomorphic Si1-xGex/Si(100) heterostructures after hydrogen or helium ion i

前のページに戻る