半導体装置製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：杉村興作 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-011009
公開番号（公開出願番号）：特開2002-217413
出願日： 2001年01月19日
公開日（公表日）： 2002年08月02日
要約：

【要約】【課題】従来よりも膜厚が薄く、貫通転位が無く、且つ表面が原子レベルで平坦な歪緩和シリコンゲルマニウム緩衝層を有する、量産性の優れた半導体装置を製造する方法を提供する【解決手段】シリコン基板上に、実質上3次元島を発生させない所定のエピタキシャル成長条件において緩衝層であるシリコンゲルマニウム層を形成する工程と、前記シリコンゲルマニウム層上に、実質上3次元島を発生させない所定のエピタキシャル成長条件において被覆層である第1シリコン層を形成する工程と、前記シリコンゲルマニウム層及び第1シリコン層に所定温度における熱処理を施し、前記シリコンゲルマニウム層を格子歪緩和状態にすると共に前記第1シリコン層を引張歪状態にする工程と、前記引張歪第1シリコン層上に、引張歪第2シリコン層を形成する工程と、前記引張歪第2シリコン層上をチャネル層とする電界効果トランジスタを形成する工程とを有する。

請求項（抜粋）：

シリコン基板上に、実質上3次元島を発生させない所定のエピタキシャル成長条件において緩衝層であるシリコンゲルマニウム層を形成する工程と、前記シリコンゲルマニウム層上に、実質上3次元島を発生させない所定のエピタキシャル成長条件において被覆層である第1シリコン層を形成する工程と、前記シリコンゲルマニウム層及び第1シリコン層に所定温度における熱処理を施し、前記シリコンゲルマニウム層を格子歪緩和状態にすると共に前記第1シリコン層を引張歪状態にする工程と、前記引張歪第1シリコン層上に、引張歪第2シリコン層を形成する工程と、前記引張歪第2シリコン層上をチャネル層とする電界効果トランジスタを形成する工程とを有することを特徴とする半導体装置製造方法。

IPC (4件)：

H01L 29/78 , H01L 21/203 , H01L 21/205 , H01L 21/324

FI (4件)：

H01L 21/203 M , H01L 21/205 , H01L 21/324 X , H01L 29/78 301 B

Fターム (60件)：

5F045AA05 , 5F045AA06 , 5F045AB01 , 5F045AB02 , 5F045AC01 , 5F045AC19 , 5F045AD04 , 5F045AD05 , 5F045AD06 , 5F045AD07 , 5F045AD08 , 5F045AF03 , 5F045BB12 , 5F045BB16 , 5F045DA53 , 5F045DA67 , 5F045DA69 , 5F045HA16 , 5F103AA04 , 5F103DD30 , 5F103GG01 , 5F103HH03 , 5F103LL07 , 5F103NN01 , 5F103PP03 , 5F103RR02 , 5F103RR05 , 5F140AA40 , 5F140AC00 , 5F140AC28 , 5F140BA01 , 5F140BA05 , 5F140BA17 , 5F140BB18 , 5F140BE07 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BG08 , 5F140BG12 , 5F140BG28 , 5F140BG30 , 5F140BG34 , 5F140BG38 , 5F140BG44 , 5F140BG45 , 5F140BG52 , 5F140BG53 , 5F140BH15 , 5F140BH39 , 5F140BJ01 , 5F140BJ08 , 5F140BK02 , 5F140BK13 , 5F140BK29 , 5F140BK34 , 5F140BK38 , 5F140BK39 , 5F140CD01 , 5F140CF04

引用特許：

審査官引用 (1件)

半導体装置及び半導体装置の製造方法
公報種別：公開公報出願番号：特願平10-145533 出願人：ソニー株式会社

前のページに戻る