特許

J-GLOBAL ID：200903066576757421

誘電体素子、誘電体素子の製造方法、半導体メモリ、半導体メモリの製造方法

発明者： 後藤 隆 ,  古川 浩章 ,  金田 和博 ,  井上 聡 ,  原田 光昭 ,  小笠原 悟
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平9-044085
公開番号（公開出願番号）：特開平10-242308
出願日： 1997年02月27日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】リーク電流を低減してデータ保持特性を向上させると共に、ゲート電極に印加すべき電圧を低くすることが可能な半導体メモリを提供する。【解決手段】単結晶シリコン基板2上にソース・ドレイン領域3が形成され、各ソース・ドレイン領域3間にチャネル領域4が形成されている。チャネル領域4上に絶縁膜5を介して、下部導電膜としての下部ゲート電極6が形成されている。下部電極6上に、非晶質物質と強誘電性を有する結晶性物質とを含み、ペロブスカイト型またはビスマス層状型結晶構造を有する強誘電体薄膜7が形成されている。強誘電体薄膜7上に、上部導電膜としての上部ゲート電極8が形成されている。積層された絶縁膜5,下部ゲート電極6,強誘電体薄膜7,上部ゲート電極8により、誘電体素子としてのゲート部9が構成されている。

請求項（抜粋）：

非晶質物質と誘電性を有する結晶性物質とを含む誘電体薄膜を備え、その誘電体薄膜に電極を接触させた構造をとる誘電体素子。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/10 451

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 451

引用特許：

審査官引用 (1件)

• 電荷蓄積部の誘電体薄膜の製造方法
  公報種別：公開公報   出願番号：特願平7-153621   出願人：沖電気工業株式会社