特許
J-GLOBAL ID：200903066582295065
光半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-317010
公開番号（公開出願番号）：特開平7-007232
出願日： 1993年12月16日
公開日（公表日）： 1995年01月10日
要約：
【要約】【目的】(111)B側面のでる選択成長による光半導体装置において、フォトリソグラフィー工程を増すこと無く、サイリスタ構造の電流狭窄構造を持つ埋込み部の成長を1回で形成し、尚かつ、かぶり成長を防止する。【構成】III-V族化合物半導体のn-基板1の上の活性領域が、下側はn-クラッド層、上側にp-クラッド層に挟まれており、選択成長により形成するため、側面が2つの(111)B面となっている。その両側に、下方から、p、n-ブロック層12,13aがあり、更に、その上に、p+ の薄い埋込み層14があって、この層からの結晶成長中のp型不純物の拡散により、活性領域情報のn-ブロック層の上部が、p反転して(13b)いる。ブロック層成長時、活性領域の両側は高次の面になるため、気相成長速度が速く厚くなる。その反面、活性領域上方のn層は容易にp反転できるほど薄くなる。
請求項（抜粋）：
第1導電型の第1の半導体層、前記第1の半導体層より禁制帯幅が狭く屈折率が大きな第2の半導体層および前記第2の半導体層より禁制帯幅が広く屈折率の小さな第2導電型の第3の半導体層を順次に積層したダブルヘテロ接合構造体を少なくとも有し、第1導電型化合物半導体基板の一主面に選択的に形成されたリッジ部と、前記ダブルヘテロ接合構造体の側面の前記第2の半導体層、前記第2の半導体層および前記ダブルヘテロ接合構造体に隣接する前記一主面を被覆する第2導電型半導体ブロック層と、前記ダブルヘテロ接合構造体の頂部とその近傍を除く側面の前記第3の半導体層および前記第2導電型半導体ブロック層に接触する第1導電型ブロック層と、前記ダブルヘテロ接合構造体の頂部および前記第1導電型ブロック層に接触する第2導電型の第4の半導体層とを含む光半導体素子ならびに前記光半導体素子の両側の前記一主面にそれぞれ設けられた誘電体膜を有することを特徴とする光半導体装置。
IPC (2件)：
引用特許：
前のページに戻る
