特許
J-GLOBAL ID：200903066618797135
遅延信号生成回路
発明者：
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-117260
公開番号（公開出願番号）：特開平11-312964
出願日： 1998年04月27日
公開日（公表日）： 1999年11月09日
要約：
【要約】【課題】 簡単な回路構成でヒステリシス特性を持ち、チャタリングの発生を防止する遅延信号生成回路を提供することを目的とする。【解決手段】 電圧シフト素子Q7によりスイッチの閉成時に第1のトランジスタQ1のベース電圧を所定電圧高く電圧シフトして、コンデンサC0の充電電圧が電圧シフトされた所定値を超えたとき第1のトランジスタQ1を導通させ、第1のトランジスタQ1の導通により第3のトランジスタQ8が導通して電圧シフト素子Q7の両端間を短絡し電圧シフトを停止させることにより第1のトランジスタQ1が遮断するベース電圧を低下させ、ヒステリシス特性を付与することができる。
請求項（抜粋）：
スイッチの閉成により定電流を供給されて充電されるコンデンサと、前記コンデンサの充電電圧をベースに供給されて、前記充電電圧が所定値を超えたとき導通する第1のトランジスタと、前記第1のトランジスタの導通により導通して所定レベルの信号を出力する第2のトランジスタとを有し、前記スイッチの閉成から所定時間遅延して所定レベルの信号を出力する遅延信号生成回路において、前記スイッチの閉成時に前記第1のトランジスタのベース電圧を所定電圧高くするよう電圧シフトする電圧シフト素子と、前記第2のトランジスタと共に導通して前記電圧シフト素子の両端間を短絡する第3のトランジスタとを有することを特徴とする遅延信号生成回路。
IPC (2件)：
FI (2件)：
引用特許：
前のページに戻る
