特許
J-GLOBAL ID：200903066667662881

ヒューズを有する半導体装置及び半導体装置の製造方法

発明者：
大村 昌良

大村 昌良 について

, 
神谷 孝行

神谷 孝行 について


出願人/特許権者：
ヤマハ株式会社

ヤマハ株式会社 について


代理人 (1件)： 高橋 敬四郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-322951
公開番号（公開出願番号）：特開2003-209174
出願日： 2002年11月06日
公開日（公表日）： 2003年07月25日
要約：
【要約】【課題】 ヒューズ回路の占有面積を小さくする。【解決手段】 両端間に電流を流すことにより電気的に切断可能なヒューズ素子であって、一端に第1の電圧が印加されるヒューズ素子と、ソース、ゲート及びドレインの各端子を備え、ヒューズ素子の他端と、ソース端子とドレイン端子の一方とが接続される接続点を有するとともに、ソース端子とドレイン端子の他方に第1の電圧よりも低い第2の電圧が印加されるMOS型トランジスタとを含む半導体装置であって、ゲート端子に所定のプログラム電圧を印加するとヒューズ素子を切断できるように、第1の電圧と第2の電圧とMOS型トランジスタの特性と前記ヒューズ素子の抵抗値とが選択されており、さらに、ヒューズ素子の抵抗値は、ゲート端子に対してプログラム電圧を印加した際に、接続点における電圧と第2の電圧との電圧差がMOS型トランジスタのドレイン電流が飽和し始めるドレイン電圧値よりも低くなるように選定されている。
請求項（抜粋）：
両端間に電流を流すことにより電気的に切断可能なヒューズ素子であって、一端に第1の電圧が印加されるヒューズ素子と、ソース、ゲート及びドレインの各端子を備え、前記ヒューズ素子の他端と、前記ソース端子とドレイン端子の一方とが接続される接続点を有するとともに、前記ソース端子とドレイン端子の他方に前記第1の電圧よりも低い第2の電圧が印加されるMOS型トランジスタとを含む半導体装置であって、前記ゲート端子に所定のプログラム電圧を印加すると前記ヒューズ素子を切断できるように、前記第1の電圧と前記第2の電圧と前記MOS型トランジスタの特性と前記ヒューズ素子の抵抗値とが選択されており、さらに、前記ヒューズ素子の抵抗値は、前記ゲート端子に対して前記プログラム電圧を印加した際に、前記接続点における電圧と前記第2の電圧との電圧差が前記MOS型トランジスタのドレイン電流が飽和し始めるドレイン電圧値よりも低くなるように選定されている半導体装置。
IPC (6件)：
H01L 21/82 ,  H01H 85/00 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/04 ,  H01L 27/06
FI (4件)：
H01H 85/00 T ,  H01L 21/82 F ,  H01L 27/04 V ,  H01L 27/06 102 A
Fターム (26件)：
5F038AV15 ,  5F038AV16 ,  5F038DF01 ,  5F038EZ20 ,  5F048AA01 ,  5F048AB03 ,  5F048AB10 ,  5F048AC01 ,  5F048AC10 ,  5F048BA01 ,  5F048BB06 ,  5F048BB08 ,  5F048BB12 ,  5F048BC06 ,  5F048BF02 ,  5F048BF11 ,  5F048BF16 ,  5F048BG12 ,  5F064BB40 ,  5F064CC09 ,  5F064FF27 ,  5F064FF30 ,  5F064FF33 ,  5F064FF45 ,  5G502AA01 ,  5G502EE04
引用特許：
出願人引用 (2件) 審査官引用 (3件)
  • 半導体装置のヒューズ素子
    公報種別：公開公報   出願番号：特願平8-171145   出願人：三星電子株式会社
  • 特開昭63-299139
  • 特開昭63-299139

前のページに戻る

TOP

BOTTOM