特許

J-GLOBAL ID：200903066763994798

メモリセル形成のためのインサイチュ表面処理

発明者： アンジェラ ティー. ヒュイ
出願人/特許権者： アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド
代理人 (3件)： 鈴木 正剛 ,  佐野 良太 ,  村松 義人
公報種別：公表公報
出願番号（国際出願番号）：特願2007-506168
公開番号（公開出願番号）：特表2007-533124
出願日： 2005年02月11日
公開日（公表日）： 2007年11月15日
要約：

有機メモリセルの製造中などに実施されうるものなど、導電層上にパッシブ層を形成するためのシステムおよび方法が開示され、これは、一般に、従来の無機メモリデバイスに固有の不具合を低減させる。パッシブ層は硫化銅(Cu2S)などの導電促進化合物を含み、これは、導電材料の上部から形成される。この導電材料はメモリセルにおいて下部電極として作用し、導電材料の上部が、フッ素(F)系ガスから生成されたプラズマによる処理によってパッシブ層に変換されうる。

請求項（抜粋）：

メモリセルの形成におけるインサイチュ表面処理のためのシステムであって、 フッ素(F)系ガスを処理チャンバに選択的に供給するガス供給システムと、 導電材料の表面を、導電促進特性を有する導電促進化合物を含むパッシブ層に変換するために、前記表面に作用するプラズマを前記チャンバ内に発生させるため、前記フッ素系ガスを電気的に励起する励起システムとを有するシステム。

IPC (5件)：

H01L 27/28 ,  H01L 51/05 ,  H01L 21/320 ,  H01L 45/00 ,  H01L 49/00

FI (5件)：

H01L27/10 449 ,  H01L21/88 B ,  H01L29/28 100B ,  H01L45/00 Z ,  H01L49/00 Z

Fターム (50件)：

5F033HH03 ,  5F033HH04 ,  5F033HH05 ,  5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH12 ,  5F033HH13 ,  5F033HH14 ,  5F033HH16 ,  5F033HH18 ,  5F033HH25 ,  5F033HH31 ,  5F033HH35 ,  5F033LL01 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033PP15 ,  5F033QQ00 ,  5F033QQ48 ,  5F033QQ53 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033RR11 ,  5F033RR14 ,  5F033RR15 ,  5F033RR22 ,  5F033SS04 ,  5F033VV16 ,  5F033XX03 ,  5F083FZ10 ,  5F083JA32 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA42 ,  5F083JA56 ,  5F083JA58 ,  5F083JA60 ,  5F083LA04 ,  5F083LA05 ,  5F083LA12 ,  5F083LA16 ,  5F083ZA20 ,  5F083ZA21

引用特許：

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-038488   出願人：日本電気株式会社
• 特許第6656763号