特許

J-GLOBAL ID：200903066778661400

半導体装置およびその製造方法

発明者： 三村 忠昭 ,  甲上 歳浩
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-195913
公開番号（公開出願番号）：特開2002-016069
出願日： 2000年06月29日
公開日（公表日）： 2002年01月18日
要約：

【要約】【課題】 チップサイズの縮小を図りながら、信頼性を向上させた半導体装置を提供する。【解決手段】 入出力回路14を備えた半導体装置100であって、入出力回路14は、半導体基板の素子形成領域上に位置する層間絶縁膜40上に形成された入出力パッド22を有しており、入出力パッド22は、第1電極パッド32と第2電極パッド34と、第1電極パッド32と第2電極パッド34とを接続するビア36とから構成された積層ビア構造20を有している、半導体装置100である。

請求項（抜粋）：

入出力回路を備えた半導体装置であって、前記入出力回路は、半導体基板の素子形成領域上に位置する層間絶縁膜上に形成された入出力パッドを有しており、前記入出力パッドは、最上層の第1配線層から構成された第1電極パッドと、前記第1配線層の下層に位置する第2配線層から構成された第2電極パッドと、前記第1電極パッドと前記第2電極パッドとの間に位置する層間絶縁膜中に形成され、前記第1電極パッドと前記第2電極パッドとを接続するビアと、から構成された積層ビア構造を有する、請求項1に記載の半導体装置。

IPC (4件)：

H01L 21/3205 ,  H01L 21/60 301 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 21/60 301 P ,  H01L 21/88 T ,  H01L 27/04 E

Fターム (23件)：

5F033JJ19 ,  5F033KK08 ,  5F033NN33 ,  5F033NN34 ,  5F033QQ48 ,  5F033RR04 ,  5F033SS04 ,  5F033VV04 ,  5F033VV07 ,  5F033VV12 ,  5F033XX03 ,  5F033XX19 ,  5F033XX34 ,  5F038BE07 ,  5F038BE09 ,  5F038CA02 ,  5F038CD02 ,  5F038DF01 ,  5F038DT15 ,  5F038EZ20 ,  5F044EE06 ,  5F044EE11 ,  5F044EE21

引用特許：

審査官引用 (3件)

• 特開平3-108338
  
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-052273   出願人：セイコーエプソン株式会社
• 特開平3-082129