特許
J-GLOBAL ID：200903066822428165
電流感知増幅器
発明者：
出願人/特許権者：
,
代理人 (1件)：
藤島 洋一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-182054
公開番号（公開出願番号）：特開平9-017182
出願日： 1995年06月26日
公開日（公表日）： 1997年01月17日
要約：
【要約】【目的】 内部基準ノードに関連する負帰還を除去し、正帰還に変えることにより、スイッチング時間を短くすることができる電流感知増幅器を提供する。【構成】 トランジスタ42のドレインはトランジスタ44のゲートに、また、トランジスタ44のドレインはトランジスタ42のゲートに接続されている。トランジスタ42のドレインは、内部基準ノード46ではなく、内部基準ノード48に接続されている。トランジスタ44のドレインは、内部基準ノード48ではなく、内部基準ノード46に接続されている。正帰還が電流消費を増大することなくスイッチング速度を高める。トランジスタ30,32による負帰還が、入力端子11,12の電圧があまり大きく変動することを防止する。
請求項（抜粋）：
第1の入力端子および第2の入力端子と、第1の出力端子および第2の出力端子と、それぞれ第1の電源と第2の電源との間に設けられた第1の回路および第2の回路と、第1の基準ノードと第2の基準ノードおよび第3の回路と第4の回路を含む基準電圧回路とを有する電流感知増幅器であって、前記第1の回路が、第1のトランジスタ、第2のトランジスタおよび第3のトランジスタを含み、前記第1のトランジスタが、前記第1の入力端子と前記第1の出力端子との間に接続されたソースードレイン電流路と、前記第1の基準ノードに接続された制御電極とを有し、前記第2のトランジスタが、前記第1の入力端子と前記第1の電源との間に接続されたソースードレイン電流路と、負帰還を行うために前記第1の出力端子に接続された制御電極とを有し、前記第3のトランジスタが、前記第1の出力端子と前記第2の電源との間に接続されたソースードレイン電流路と、前記第1の基準ノードに接続された制御電極とを有し、前記第2の回路が、第4のトランジスタ、第5のトランジスタ、および第6のトランジスタを含み、前記第4のトランジスタが、前記第2の入力端子と前記第2の出力端子との間に接続されたソースードレイン電流路と、前記第2の基準ノードに接続された制御電極とを有し、前記第5のトランジスタが、前記第2の入力端子と前記第1の電源との間に接続されたソースードレイン電流路と、負帰還を行うために前記第2の出力端子に接続された制御電極とを有し、前記第6のトランジスタが、前記第2の出力端子と前記第2の電源との間に接続されたソースードレイン電流路と、前記第2の基準ノードに接続された制御電極とを有し、前記基準電圧回路の第3の回路が、前記第1の入力端子と前記第2の電源との間に接続され、かつ、第1のインピーダンス回路と第7のトランジスタとを含み、前記第1のインピーダンス回路が前記第1の入力端子と前記第2の基準ノードとの間に接続され、前記第7のトランジスタが、前記第2の基準ノードと前記第2の電源との間に接続されたソースードレイン電流路と、正帰還を行うために前記第1の基準ノードに接続された制御電極とを有し、前記第1の基準電圧回路の第4の回路が、前記第2の入力端子と前記第2の電源との間に接続され、かつ、第2のインピーダンス回路と第8のトランジスタとを含み、前記第2のインピーダンス回路が前記第2の入力端子と前記第1の基準ノードとの間に接続され、前記第8のトランジスタが、前記第1の基準ノードと前記第2の電源との間に接続されたソースードレイン電流路と、正帰還を行うために前記第2の基準ノードに接続された制御電極とを有することを特徴とする電流感知増幅器。
IPC (3件)：
G11C 11/409
, H03F 3/343
, H03F 3/45
G11C 11/34 353 A
, H03F 3/343 Z
, H03F 3/45
