特許
J-GLOBAL ID：200903066825609284

アクティブマトリクス基板、アクティブマトリクス基板の製造方法、および液晶表示装置

発明者：
森 隆弘

森 隆弘 について

, 
中島 睦

中島 睦 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 奥田 誠司
公報種別：公開公報
出願番号（国際出願番号）：特願2003-312216
公開番号（公開出願番号）：特開2005-078048
出願日： 2003年09月04日
公開日（公表日）： 2005年03月24日
要約：
【課題】 ラビング処理時における静電気破壊を防止できるアクティブマトリクス基板、アクティブマトリクス基板の製造方法、および液晶表示装置を提供する。【解決手段】アクティブマトリクス基板は、基板と、基板の上に設けられた画素電極と、画素電極に対応するように設けられた補助容量とを有する。補助容量は、前記画素電極と電気的に接続された補助容量電極と、補助容量電極と対向するように配置された補助容量共通電極と、補助容量電極と補助容量共通電極との間に配置された誘電体層とを有する。アクティブマトリクス基板は、さらに、補助容量共通電極に接続された補助容量共通配線と、補助容量共通配線に電気的に接続された上層導電層と、画素電極および上層導電層と補助容量との間に設けられた層間絶縁層とを有する。上層導電層は、画素電極によって規定される表示領域の周辺の少なくとも一部に設けられている。【選択図】図4
請求項（抜粋）：
基板と、 前記基板の上に設けられた複数の画素電極と 前記複数の画素電極に対応するように設けられた複数の補助容量であって、前記複数の補助容量のそれぞれは、前記複数の画素電極のそれぞれと電気的に接続された補助容量電極と、前記補助容量電極と対向するように配置された補助容量共通電極と、前記補助容量電極と前記補助容量共通電極との間に配置された誘電体層とを有する複数の補助容量と、 前記補助容量共通電極に接続された補助容量共通配線と、 前記補助容量共通配線に電気的に接続された上層導電層と、 前記複数の画素電極および前記上層導電層と前記複数の補助容量との間に設けられた層間絶縁層とを有し、 前記上層導電層は、前記複数の画素電極によって規定される表示領域の周辺の少なくとも一部に設けられている、アクティブマトリクス基板。
IPC (2件)：
G02F1/1368 ,  H01L29/786
FI (2件)：
G02F1/1368 ,  H01L29/78 623A
Fターム (15件)：
2H092GA64 ,  2H092JA25 ,  2H092JB69 ,  2H092JB79 ,  2H092NA14 ,  2H092PA02 ,  5F110AA22 ,  5F110BB02 ,  5F110CC01 ,  5F110CC03 ,  5F110CC07 ,  5F110DD11 ,  5F110NN03 ,  5F110NN72 ,  5F110NN73
引用特許：
出願人引用 (1件)

前のページに戻る

TOP

BOTTOM