特許
J-GLOBAL ID：200903066826353500
冗長メモリ回路
発明者：
出願人/特許権者：
代理人 (2件)：
吉田 研二
, 石田 純
公報種別：公開公報
出願番号（国際出願番号）：特願2003-282308
公開番号（公開出願番号）：特開2005-050442
出願日： 2003年07月30日
公開日（公表日）： 2005年02月24日
要約：
【課題】欠陥メモリ領域のアドレスデータを読み出して、当該欠陥メモリ領域のリペア(欠陥メモリの救済)を行う冗長メモリ回路において、動作信頼性をより一層向上させる。【解決手段】 冗長アドレスメモリ領域18には、メインメモリ領域14内に発生した欠陥のあるメモリ領域に対応する冗長アドレスデータと、その冗長アドレスデータ用のチェックサムとが記憶される。誤り検出回路32は、チェックサムを用いて冗長アドレスデータの誤り検出を行い、アドレス制御回路36は、冗長アドレスデータに誤りが検出されず、かつ当該冗長アドレスデータと入力アドレスデータとが一致したときに、当該入力アドレスデータを当該冗長アドレスメモリ領域に対応するアドレスデータに切り換える。【選択図】図2
請求項（抜粋）：
電気的に書き込みおよび読み出し可能な複数の不揮発性メモリから成るメインメモリ領域と、
前記メインメモリ領域と同一のメモリマット内に設けられ当該メインメモリ領域内に発生した欠陥のあるメモリ領域に対応する冗長アドレスデータと、その冗長アドレスデータ用のチェックサムとを記憶するための冗長アドレスメモリ領域と、
前記メインメモリ領域と同一のメモリマット内に設けられ前記欠陥のあるメモリ領域を代替するための冗長メモリ領域と、
トリガ信号に応じて前記冗長アドレスメモリ領域に記憶された冗長アドレスデータおよびチェックサムを読み出すための制御信号を出力する冗長制御回路と、
前記制御信号に応じて読み出されたチェックサムを用いて冗長アドレスデータの誤り検出を行う誤り検出回路と、
前記制御信号に応じて読み出された冗長アドレスデータと前記メインメモリをアクセスするために入力される入力アドレスデータとを比較するアドレス比較回路と、
前記冗長アドレスデータに誤りが検出されず、かつ当該冗長アドレスデータと入力アドレスデータとが一致したときに、当該入力アドレスデータを当該冗長アドレスメモリ領域に対応するアドレスデータに切り換えるアドレス制御回路と、
を備える冗長メモリ回路。
IPC (2件)：
FI (2件)：
G11C29/00 603K
, G11C17/00 639B
5B025AD01
, 5B025AD02
, 5B025AD05
, 5B025AD13
, 5B025AE08
, 5L106AA10
, 5L106AA16
, 5L106BB02
, 5L106BB03
, 5L106CC09
, 5L106CC13
, 5L106CC17
, 5L106EE07
, 5L106GG07
出願人引用 (1件)
-
冗長メモリ回路
公報種別：公開公報
出願番号：特願2000-196429
出願人：三洋電機株式会社
審査官引用 (5件)
全件表示
前のページに戻る
