特許
J-GLOBAL ID:200903020438795355
冗長メモリ回路
発明者:
出願人/特許権者:
代理人 (1件):
芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願2000-196429
公開番号(公開出願番号):特開2002-015595
出願日: 2000年06月29日
公開日(公表日): 2002年01月18日
要約:
【要約】【課題】 冗長アドレスメモリ領域のサイズの変更を容易にする。また、機種の仕様に応じたメモリの設計を短期間でできるようにする。【解決手段】 EEPROMメモリから成るメモリマット1は、メインメモリ領域2に発生した欠陥のあるメモリ領域を代替するための冗長メモリ領域3を有している。本発明の最も特徴とする点は、欠陥メモリ領域のアドレスデータを記憶する冗長アドレスメモリ領域4をメモリマット1内のインフォローメモリ領域5の一部に設けた点である。インフォローメモリ領域5はテストモード時のみアクセス可能に構成されている。
請求項(抜粋):
電気的に書き込み及び読み出し可能な複数の不揮発性メモリから成るメインメモリ領域と、前記メインメモリ領域と同一のメモリマット内に設けられた冗長アドレスメモリ領域に、メインメモリ領域内に発生した欠陥のあるメモリ領域に対応した冗長アドレスデータを書き込む手段と、トリガ信号に応じて前記冗長アドレスデータを読み出す手段と、を備え、前記冗長アドレスメモリ領域から読み出された冗長アドレスデータに基づいて、前記欠陥のあるメモリ領域のリペアーを行うことを特徴とする冗長メモリ回路。
IPC (3件):
G11C 29/00 603
, G06F 12/16 310
, G11C 16/06
FI (3件):
G11C 29/00 603 K
, G06F 12/16 310 P
, G11C 17/00 639 B
Fターム (15件):
5B018GA02
, 5B018HA21
, 5B018KA21
, 5B018NA06
, 5B018PA01
, 5B025AD02
, 5B025AD05
, 5B025AD13
, 5B025AE00
, 5L106AA10
, 5L106AA16
, 5L106CC09
, 5L106CC16
, 5L106CC17
, 5L106CC22
引用特許: