特許

J-GLOBAL ID：200903066868245839

半導体集積回路装置

発明者： 小浜 一正
出願人/特許権者： ソニー株式会社
代理人 (1件)： 田辺 恵基
公報種別：公開公報
出願番号（国際出願番号）：特願平7-123112
公開番号（公開出願番号）：特開平8-293776
出願日： 1995年04月24日
公開日（公表日）： 1996年11月05日
要約：

【要約】【目的】本発明は低挿入損失及び高アイソレーシヨンと回路全体の小型化を同時に実現する半導体集積回路装置を得る。【構成】信号経路に対して第1及び第2のFETをシリーズに接続すると共に、これら第1及び第2のFETの接続中点とグランド領域との間に第3のFETを接続してスイツチ回路を構成する。

請求項（抜粋）：

信号経路に対してシリーズに接続された第1及び第2のFETと、上記第1及び第2のFETの接続中点とグランド領域との間に接続された第3のFETと、上記第1のFETのゲート端子と、当該第1のFET及び上記第2のFETを制御する第1の制御端子との間に接続された第1の高インピーダンス素子と、上記第2のFETのゲート端子と上記第1の制御端子との間に接続された第2の高インピーダンス素子とを具えることを特徴とする半導体集積回路装置。

IPC (3件)：

H03K 17/693 ,  H01P 1/15 ,  H03K 17/00

FI (3件)：

H03K 17/693 A ,  H01P 1/15 ,  H03K 17/00 E

引用特許：

審査官引用 (2件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平4-048624   出願人：株式会社東芝
• 特開昭63-238716