特許
J-GLOBAL ID：200903066885751063
プロセッサ間ネットワークのフロー制御方法および装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-020558
公開番号（公開出願番号）：特開平11-219344
出願日： 1998年02月02日
公開日（公表日）： 1999年08月10日
要約：
【要約】【課題】 バーチャルカットスルー方式のパケット転送では、FIFOメモリの容量が1パケット分しかない場合には、従来のFIFOメモリのフロー制御であるEmptyとFullを用いると、FIFOメモリ内のパケットがすべて転送されるまで、書き込み可能にならないため、パケット転送が効率良く行なわれない。【解決手段】 FIFOメモリ内のパケットが処理し始められたら前段に対して書き込み可能信号を出す。また、次段のFIFOメモリが書き込み可能かどうかは書き込み側が状態を持ち管理し、パケットの書き込みによって書き込み不可にし、次段からの書き込み可能信号により、書き込み可能にする。
請求項（抜粋）：
内部にパケットを一時的に記憶することができるFIFOメモリをもつスイッチが複数接続されて構成されたネットワークにおけるスイッチ間のフロー制御方法であって、前段のスイッチからFIFOメモリに書かれたパケットの先頭が、次段のスイッチのFIFOメモリに書き込むために読み出された時点で、前段のスイッチに対しFIFOメモリの書き込み可能を伝えることを特徴とするフロー制御方法。
IPC (2件)：
FI (2件)：
G06F 15/16 400 W
, H04L 13/08
