特許
J-GLOBAL ID：200903066887419538

液晶表示装置

発明者：
世良 賢二

世良 賢二 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2000-017071
公開番号（公開出願番号）：特開2001-209067
出願日： 2000年01月26日
公開日（公表日）： 2001年08月03日
要約：
【要約】【課題】薄膜トランジスタの光リーク電流に起因する問題を解決することができる液晶表示装置を提供すること。【解決手段】LDD領域を有する薄膜トランジスタを組み込んだアクティブマトリックス型液晶表示装置において、前記下部遮光層と前記上部遮光層との間の領域であって、バックライトから入射する光のうち前記下部遮光層と前記上部遮光層との間を反射ないし通過して前記薄膜トランジスタの前記LDD領域に入射する光の通過する領域に前記薄膜トランジスタを構成する前記半導体層を配設し、かかる入射光を遮光することを特徴とする。
請求項（抜粋）：
透明絶縁性基板上に積層する下部遮光層と、前記下部遮光層上の領域内に第1層間膜を介して形成され、LDD領域及びソース/ドレイン領域を有するSi半導体層からなる薄膜トランジスタと、前記薄膜トランジスタ上にゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極上層に第2層間膜を介して積層するとともに、前記薄膜トランジスタの一のソース/ドレイン領域に接続されるデータ線と、前記データ線上層に第3層間絶縁膜を介して形成される上部遮光層と、前記上部遮光層上層に第4層間絶縁膜を介して形成され、前記薄膜トランジスタの他のソース/ドレイン領域に接続される画素電極と、を備える液晶表示装置において、前記下部遮光層と前記上部遮光層との間の領域であって、バックライトから入射する光のうち前記下部遮光層と前記上部遮光層との間を反射ないし通過して前記薄膜トランジスタの前記LDD領域に入射する光の通過する領域に前記薄膜トランジスタを構成する前記半導体層を配設し、かかる入射光を遮光することを特徴とする液晶表示装置。
IPC (3件)：
G02F 1/1368 ,  G09F 9/30 349 ,  H01L 29/786
FI (3件)：
G09F 9/30 349 C ,  G02F 1/136 500 ,  H01L 29/78 619 B
Fターム (36件)：
2H092JA24 ,  2H092JB23 ,  2H092JB24 ,  2H092JB32 ,  2H092JB33 ,  2H092JB51 ,  2H092JB52 ,  2H092KA04 ,  2H092KA07 ,  2H092MA29 ,  2H092MA30 ,  2H092NA17 ,  2H092NA22 ,  2H092PA09 ,  2H092PA13 ,  2H092RA05 ,  5C094AA16 ,  5C094AA25 ,  5C094BA02 ,  5C094BA44 ,  5C094ED15 ,  5F110AA06 ,  5F110BB01 ,  5F110CC02 ,  5F110DD02 ,  5F110DD11 ,  5F110EE09 ,  5F110GG02 ,  5F110GG13 ,  5F110GG44 ,  5F110HL03 ,  5F110HM15 ,  5F110NN44 ,  5F110NN48 ,  5F110PP01 ,  5F110PP03
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM