特許

J-GLOBAL ID：200903066895168501

半導体メモリ装置のデータ出力方法及び回路

発明者： 權 國煥 ,  朴 煕哲
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平10-000043
公開番号（公開出願番号）：特開平10-199259
出願日： 1998年01月05日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】より高速化の可能なデータ出力回路を提供する。【解決手段】センスアンプによるセンシングデータのレベルを変換するレベルシフタ200と、そのレベルシフティングデータを入力ラッチノードN3,N4にラッチした後、信号KDATAに応じて出力ラッチノードN5,N6にラッチし、これを出力イネーブル信号OEに応答して出力するデータ出力バッファ300と、を備えたデータ出力回路において、制御信号SAENに応答してセンスアンプ及びレベルシフタを活性化させ、これによりレベルシフティングデータが出力されるとセンスアンプ及びレベルシフタを非活性化させてレベルシフティングデータをリセット状態とするセルフリセットコントローラ500を備えるとともに、そのレベルシフティングデータのリセット状態に応じ入力ステージPG1,PG2が入力抑止状態となってラッチデータが保持されるようにする。

請求項（抜粋）：

センスアンプから出力されるセンシングデータのレベルを変換してレベルシフティングデータを出力するレベルシフタと、前記レベルシフティングデータを入力ラッチノードにラッチした後、データパッシングクロックに応じて前記入力ラッチノードのラッチデータを出力ラッチノードにラッチし、これを出力イネーブル信号に応答して出力するデータ出力バッファと、を備えてなる半導体メモリ装置のデータ出力回路において、データ感知動作を開始させる所定の制御信号に応答して前記センスアンプ及びレベルシフタを活性化させ、これにより前記レベルシフティングデータが出力されると前記センスアンプ及びレベルシフタを非活性化させて前記レベルシフティングデータをリセット状態とするセルフリセットコントローラを備えるとともに、そのレベルシフティングデータのリセット状態に応じ前記データ出力バッファの入力ステージが入力抑止状態となって前記入力ラッチノードのラッチデータが保持されるようになっていることを特徴とするデータ出力回路。

IPC (2件)：

G11C 11/413 ,  H03K 19/0175

FI (2件)：

G11C 11/34 J ,  H03K 19/00 101 F

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-135306   出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社