特許
J-GLOBAL ID：200903066937584845

デュアルダマシン配線の形成方法

発明者：
李 永 模

李 永 模 について

, 
朴 正 權

朴 正 權 について


出願人/特許権者：
株式会社ハイニックスセミコンダクター

株式会社ハイニックスセミコンダクター について


代理人 (1件)： 笹島 富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-084153
公開番号（公開出願番号）：特開2002-093904
出願日： 2001年03月23日
公開日（公表日）： 2002年03月29日
要約：
【要約】【課題】 ダマシン工程でビア孔による乱反射を防止し、後続の工程で凹部形成のためのエッチング工程でビア孔を保護する反射防止膜を塗布する時、該反射防止膜が十分に埋め込まれない現象を防止する。【解決手段】 半導体基板31上に多層構造の絶縁膜32〜35を形成し、前記絶縁膜上に感光膜を塗布し露光及び現像して第1の感光膜パターンを形成し、前記第1の感光膜パターンを利用して下部の前記絶縁膜をエッチングして第1のビア孔を形成し、この第1のビア孔を含む全面に低粘度の第1の反射防止膜38aを塗布し形成し、この第1の反射防止膜上に低粘度の第2の反射防止膜38bを塗布し形成し、この第2の反射防止膜38b上に第2の感光膜パターン39を形成し、この第2の感光膜パターン39を利用して前記第1及び第2の反射防止膜38a,38bと前記絶縁膜をエッチングして第2のビア孔を形成するものである。
請求項（抜粋）：
半導体素子のデュアルダマシン配線の形成方法において、半導体基板上に多層構造の絶縁膜を形成するステップと、前記絶縁膜上に感光膜を塗布し露光及び現像して第1の感光膜パターンを形成するステップと、前記第1の感光膜パターンを利用して下部の前記絶縁膜をエッチングして第1のビア孔を形成するステップと、前記第1のビア孔を含む全面に低粘度の第1の反射防止膜を塗布し形成するステップと、前記第1の反射防止膜上に低粘度の第2の反射防止膜を塗布し形成するステップと、前記第2の反射防止膜上に第2の感光膜パターンを形成するステップと、前記第2の感光膜パターンを利用して前記第1及び第2の反射防止膜と前記絶縁膜をエッチングして第2のビア孔を形成するステップと、を行うことを特徴とするデュアルダマシン配線の形成方法。
IPC (7件)：
H01L 21/768 ,  G03F 7/11 503 ,  G03F 7/26 511 ,  G03F 7/40 521 ,  H01L 21/027 ,  H01L 21/3065 ,  H01L 21/3205
FI (7件)：
G03F 7/11 503 ,  G03F 7/26 511 ,  G03F 7/40 521 ,  H01L 21/90 C ,  H01L 21/30 574 ,  H01L 21/302 J ,  H01L 21/88 K
Fターム (39件)：
2H025AA00 ,  2H025AB16 ,  2H025DA11 ,  2H025DA34 ,  2H025DA40 ,  2H025FA03 ,  2H025FA14 ,  2H025FA28 ,  2H025FA41 ,  2H096AA25 ,  2H096CA05 ,  2H096EA12 ,  2H096HA23 ,  2H096HA30 ,  2H096JA04 ,  2H096KA08 ,  5F004DB03 ,  5F004DB07 ,  5F004DB23 ,  5F004EA22 ,  5F004EB02 ,  5F033HH08 ,  5F033HH11 ,  5F033HH19 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ19 ,  5F033KK01 ,  5F033MM02 ,  5F033QQ04 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033VV06 ,  5F033VV16 ,  5F033XX34 ,  5F046PA07
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM