特許

J-GLOBAL ID：200903067128484500

半導体集積回路の静電保護回路

発明者： 森下 泰之
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願2002-063771
公開番号（公開出願番号）：特開2003-203985
出願日： 2002年03月08日
公開日（公表日）： 2003年07月18日
要約：

【要約】【課題】 高い放電能力と低いトリガ電圧とを両立することができる半導体集積回路の静電保護回路を提供する。【解決手段】 入出力パッドI/Oに接地端子GNDに対して正極性の静電サージが印加されると、入出力パッドI/OからP+拡散層PD1-NウェルNW1の順方向ダイオードを経由してNチャネルMOSトランジスタNMOSのブレークダウン電流Itrigが流れる。この結果、ダイオードのアノードであるP+拡散層PD1、NウェルNW1、PウェルPW1及びトランジスタNMOSのソースであるN+拡散層ND2で構成されるサイリスタが動作し、静電サージは接地端子GNDへ逃がされる。

請求項（抜粋）：

第1導電型の半導体基板と、この半導体基板に形成された第2導電型ウェルと、この第2導電型ウェルに形成された第1の第1導電型拡散層及び第1の第2導電型拡散層と、前記第2導電型ウェル以外の前記半導体基板に形成された第2の第2導電型拡散層と、2端子を有しこの2端子間に一定値以上の電圧が印加されると電流が流れるトリガ素子とを有し、前記第1の第1導電型拡散層はパッドと接続され、前記トリガ素子の1端子は前記第1の第2導電型拡散層に配線を介して接続されると共に他端子は基準電圧端子に接続され、前記第2の第2導電型拡散層は基準電圧端子に接続されていることを特徴とする半導体集積回路の静電保護回路。

IPC (6件)：

H01L 21/822 ,  H01L 21/8222 ,  H01L 21/8249 ,  H01L 27/04 ,  H01L 27/06 ,  H01L 27/06 311

FI (6件)：

H01L 27/06 311 A ,  H01L 27/06 311 C ,  H01L 27/04 H ,  H01L 27/06 321 A ,  H01L 27/06 101 U ,  H01L 27/06 101 D

Fターム (41件)：

5F038BH01 ,  5F038BH04 ,  5F038BH13 ,  5F038BH19 ,  5F038DF12 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ20 ,  5F048AA02 ,  5F048AC07 ,  5F048AC10 ,  5F048BA02 ,  5F048BB05 ,  5F048BB08 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BG14 ,  5F048CA01 ,  5F048CA13 ,  5F048CC01 ,  5F048CC05 ,  5F048CC06 ,  5F048CC08 ,  5F048CC10 ,  5F048CC13 ,  5F048CC15 ,  5F048CC16 ,  5F048CC18 ,  5F048DA25 ,  5F082AA08 ,  5F082AA31 ,  5F082BA05 ,  5F082BC03 ,  5F082BC09 ,  5F082BC11 ,  5F082BC13 ,  5F082BC15 ,  5F082DA09 ,  5F082GA02 ,  5F082GA04

引用特許：

審査官引用 (1件)

• 相補型MIS半導体装置
  公報種別：公開公報   出願番号：特願平3-183784   出願人：日本電気株式会社