特許

J-GLOBAL ID：200903067134307270

半導体集積回路装置及びその製造方法

発明者： 西村 朝雄 ,  宿利 章二 ,  橘川 五郎 ,  宮本 俊夫
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 玉村 静世
公報種別：再公表公報
出願番号（国際出願番号）：JP1999000232
公開番号（公開出願番号）：WO2000-044041
出願日： 1999年01月22日
公開日（公表日）： 2000年07月27日
要約：

【要約】半導体集積回路装置は、バンプ電極(208)を設けないプローブ検査にのみ用いられるボンディングパッド(202b)のような端子の直上もしくは近傍に、再配置配線層(205)等の導電層を用いた検査パッド(209b)を設ける。バンプ電極を設けるボンディングパッドのような端子についても同様の検査パッドを設けても良い。プローブ検査はこれらの検査パッドを用いて、若しくは、前記検査パッドと共に、バンプ電極形成前のバンプ電極下地金属を併用して実施する。上記により、検査パッドを使用することにより、プローブ検査専用パッドのためのバンプ電極を追加しなくてもよい。更に、ボンディングパッドのような端子の近傍に設けられバンプ電極下地金属よりも寸法の小さな検査パッドを使用することにより、再配置配線工程後にプローブ検査を実施することができる。

請求項（抜粋）：

半導体基板と、 前記半導体基板上の素子形成層に形成された複数の回路素子と、 前記素子形成層の表面に形成され所定の前記回路素子に接続される複数の端子と、 前記複数の端子の内の一部の端子である第1の端子に夫々接続され前記素子形成層の上に延在する複数の導電層と、 前記導電層に夫々接続された突起状電極と、 前記複数の端子の内の残りの端子である第2の端子の全部又は一部に夫々接続された検査パッドと、 前記突起状電極及び検査パッドを露出させて表面を覆う絶縁膜と、を有して成るものであることを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 21/66 ,  G01R 31/26 ,  G01R 31/28

FI (3件)：

H01L 21/66 E ,  G01R 31/26 G ,  G01R 31/28 V