特許
J-GLOBAL ID:200903067274100799
半導体記憶装置
発明者:
出願人/特許権者:
代理人 (1件):
深見 久郎 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-258208
公開番号(公開出願番号):特開2003-068077
出願日: 2001年08月28日
公開日(公表日): 2003年03月07日
要約:
【要約】【課題】 データストローブ信号DQSとクロック信号CLKの位相差を正確に把握し、正常な動作を行なうことができる半導体記憶装置を提供する。【解決手段】 半導体記憶装置内の検知回路20はラッチ回路L10とL11とを含む。ラッチ回路L10はライトレイテンシ経過後のクロック信号CLKの立上り時にデータストローブ信号DQSをラッチする。ラッチ回路L11はクロック信号CLKの立上り時にラッチ回路L10の出力信号を受け、検知信号JUDGEを出力する。半導体記憶装置内の各回路は検知信号JUDGEにより制御される。
請求項(抜粋):
外部から入力されるクロック信号と、外部から入力され、データを取り込むための信号であるストローブ信号との位相差を検知し、その結果を検知信号として出力する検知手段と、前記検知信号に応答して前記データの入力を行なうデータ入力回路とを含む、半導体記憶装置。
FI (2件):
G11C 11/34 354 C
, G11C 11/34 362 S
Fターム (14件):
5M024AA04
, 5M024BB27
, 5M024BB34
, 5M024DD39
, 5M024DD83
, 5M024GG01
, 5M024JJ03
, 5M024JJ36
, 5M024JJ40
, 5M024LL01
, 5M024PP01
, 5M024PP02
, 5M024PP03
, 5M024PP07
引用特許: