特許

J-GLOBAL ID：200903067351030740

半導体装置の製造方法

発明者： 福井 康三
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平11-132137
公開番号（公開出願番号）：特開2000-323431
出願日： 1999年05月13日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】 セルサイズが縮小されてもコンタクト外抜きが発生することがないようにすることと、コンタクト部に高低抗層が発生するのを防止して接触抵抗の低いコンタクトを形成できるようにする。【解決手段】 シリコン基板101上の素子分離酸化膜104に挟まれた領域内に、拡散層105上にシリサイド層103を有する導電性層を形成し、その上全面にポリシリコン膜106を形成する(c)。ポリシリコン膜106上にレジスト膜107を形成する(d)。レジスト膜107をマスクとしてポリシリコン膜106を選択的にエッチング除去して、シリサイド層103上にポリシリコン膜106をコンタクトプラグ形状に加工する。その後、レジスト膜107を剥離除去する(e)。ポリシリコン膜106上を含む全面に層間絶縁膜108を堆積する。層間絶縁膜108を平坦化してポリシリコン膜106の表面を露出させる。

請求項（抜粋）：

(1)シリコン基板上の素子分離領域に挟まれた領域内に導電性層を形成する工程と、(2)前記導電性層上を含む全面に導電膜を形成する工程と、(3)前記導電膜を選択的にエッチング除去して前記導電性層上に導電性ポストを形成する工程と、(4)前記導電性ポスト上を含む全面に絶縁膜を堆積する工程と、(5)前記絶縁膜を平坦化して前記導電性ポストの表面を露出させる工程と、を有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/28 301 ,  H01L 21/28 ,  H01L 27/10 461 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 21/28 301 S ,  H01L 21/28 F ,  H01L 27/10 461 ,  H01L 27/10 621 B

Fターム (27件)：

4M104BB01 ,  4M104BB19 ,  4M104CC01 ,  4M104DD43 ,  4M104DD65 ,  4M104DD84 ,  4M104FF26 ,  4M104GG14 ,  4M104GG16 ,  4M104HH04 ,  4M104HH16 ,  4M104HH20 ,  5F083AD21 ,  5F083AD56 ,  5F083GA02 ,  5F083GA09 ,  5F083GA30 ,  5F083JA35 ,  5F083MA05 ,  5F083MA06 ,  5F083MA15 ,  5F083MA17 ,  5F083MA19 ,  5F083NA02 ,  5F083PR03 ,  5F083PR21 ,  5F083ZA12

引用特許：

審査官引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-163294   出願人：株式会社日立製作所