特許

J-GLOBAL ID：200903067355208004

シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

発明者： 椛澤 均 ,  大久保 裕司 ,  杉澤 修
出願人/特許権者： 信越半導体株式会社
代理人 (1件)： 菅原 正倫
公報種別：公開公報
出願番号（国際出願番号）：特願2000-065391
公開番号（公開出願番号）：特開2001-253797
出願日： 2000年03月09日
公開日（公表日）： 2001年09月18日
要約：

【要約】【課題】 主表面が{110}面であるシリコンエピタキシャルウェーハを製造するに際して、エピタキシャルウェーハの主表面の周辺部に円環上に発生する面荒れを効果的に防止する。【解決手段】 面方位が略{110}であるシリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させることによりシリコンエピタキシャルウェーハを製造する方法において、シリコン単結晶基板として、主表面のオフアングルが{110}から0.5°以上7 ゚以下のものを使用することにより、シリコンエピタキシャルウェーハ主表面の周辺部の面粗さが中心部の面粗さの1.1倍以下となるようにシリコンエピタキシャル層を成長させる。

請求項（抜粋）：

面方位が略{110}であるシリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させることによりシリコンエピタキシャルウェーハを製造する方法において、前記シリコン単結晶基板として、前記主表面のオフアングルが{110}から0.5°以上7 ゚以下のものを使用することにより、シリコンエピタキシャルウェーハ主表面の周辺部の面粗さが中心部の面粗さの1.1倍以下となるようにシリコンエピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。

IPC (2件)：

C30B 29/06 504 ,  H01L 21/205

FI (2件)：

C30B 29/06 504 E ,  H01L 21/205

Fターム (19件)：

4G077AA03 ,  4G077AB02 ,  4G077BA04 ,  4G077DA01 ,  4G077DB01 ,  4G077ED05 ,  4G077ED06 ,  4G077FG11 ,  4G077FG16 ,  4G077HA12 ,  4G077TK06 ,  5F045AA03 ,  5F045AB02 ,  5F045AC05 ,  5F045AD15 ,  5F045AF03 ,  5F045AF13 ,  5F045BB12 ,  5F045DA67

引用特許：

審査官引用 (2件)

• 特開平4-320379
  
• 半導体基板の製造方法
  公報種別：公開公報   出願番号：特願平6-305609   出願人：住友シチックス株式会社