特許

J-GLOBAL ID：200903067369289139

デジタルマッチドフィルタ

発明者： 豊山 愼治 ,  佐藤 雄一
出願人/特許権者： シャープ株式会社
代理人 (1件)： 佐野 静夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-156112
公開番号（公開出願番号）：特開2000-349592
出願日： 1999年06月03日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】単位時間当たりの信号変化量を小さくするとともに、クロックの本数の増加を抑えることが可能で、入力線の負荷容量の増加を抑えることが可能なデジタルマッチドフィルタを提供する。【解決手段】遅延素子1と5、2と6、3と7、4と8がそれぞれの遅延系列を形成しており、各遅延系列では、それぞれクロック1〜4の立ち上がりに同期して、入力データをシフトするように遅延素子1と5、2と6、3と7、4と8が直列に接続されている。遅延素子1〜8の出力とコード1〜8との乗算を乗算器9〜16で行い、加算器17で加算されて出力データとして出力される。遅延素子1と5、遅延素子2と6、遅延素子3と7、遅延素子4と8において入力データが順次シフトされる一方、コード1〜4、コード5〜8に逆拡散符号系列が順次シフトされ、入力データと逆拡散符号系列との相関値が計算される。

請求項（抜粋）：

入力データを所定の段数遅延させたデータ列と所定の長さの符号列との相関値を計算するデジタルマッチドフィルタにおいて、入力データを分割して遅延させる複数の遅延系列を有することを特徴とするデジタルマッチドフィルタ。

IPC (5件)：

H03H 17/02 601 ,  H03H 17/06 653 ,  H03H 17/06 681 ,  H04B 1/707 ,  H04L 7/00

FI (5件)：

H03H 17/02 601 Z ,  H03H 17/06 653 ,  H03H 17/06 681 B ,  H04L 7/00 C ,  H04J 13/00 D

Fターム (10件)：

5K022EE02 ,  5K022EE33 ,  5K047AA16 ,  5K047GG29 ,  5K047GG34 ,  5K047GG37 ,  5K047HH01 ,  5K047HH03 ,  5K047HH15 ,  5K047MM33

引用特許：

審査官引用 (2件)

• ディジタルフィルタ回路
  公報種別：公開公報   出願番号：特願平9-261503   出願人：シャープ株式会社
• 特開昭61-186012