特許

J-GLOBAL ID：200903067437456405

半導体装置の製造方法及び半導体装置の製造装置

発明者： 藤崎 文利 ,  横山 良一 ,  福永 雅央 ,  小野寺 正徳 ,  織茂 政一 ,  米田 義之
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平9-353596
公開番号（公開出願番号）：特開平11-186307
出願日： 1997年12月22日
公開日（公表日）： 1999年07月09日
要約：

【要約】【課題】本発明は樹脂パッケージに形成された樹脂突起に磁性金属膜を配設した構成の半導体装置を製造する半導体装置の製造方法及び半導体装置の製造装置に関し、小型半導体装置を高い信頼性をもって製造することを課題とする。【解決手段】凹部内に金属膜13が形成されてなるリードフレーム20に半導体素子11を搭載する素子搭載工程と、半導体素子11と金属膜13とを電気的に接続する接続工程と、リードフレーム20上に半導体素子11を封止する樹脂パッケージ12を形成する封止工程と、リードフレーム20をエッチングし樹脂パッケージ12(ゲート部32を含む)を金属膜13と共にリードフレーム20から分離する分離工程と、ゲート部32を樹脂パッケージ12から分離し除去するゲートブレイク工程とを具備し、かつ分離工程において、金属枠61に配設された貼着テープ63に樹脂パッケージ12を貼付し、この金属枠61をエッチング処理時のキャリアとして用いる。

請求項（抜粋）：

半導体素子を封止する樹脂パッケージを有すると共に、該樹脂パッケージに形成された樹脂突起に金属膜を配設した構成の外部接続端子を有した半導体装置を製造する半導体装置の製造方法であって、前記樹脂突起の形成位置と対応する位置に凹部が形成されると共に、該凹部内に前記金属膜が形成されてなるリードフレームに前記半導体素子を搭載する素子搭載工程と、前記半導体素子と前記金属膜とを電気的に接続する接続工程と、前記リードフレーム上に、前記半導体素子を封止するよう樹脂を形成し前記樹脂パッケージを形成する封止工程と、前記リードフレームをエッチング処理により除去することにより、ゲート部が一体化された状態の前記樹脂パッケージを前記金属膜と共に前記リードフレームから分離する分離工程と、前記ゲート部を前記樹脂パッケージから分離し除去するゲートブレイク工程とを具備し、かつ、前記分離工程において、枠体に配設された貼着テープに前記樹脂パッケージを貼付し、該枠体を前記エッチング処理時のキャリアとして用いることを特徴とする半導体装置の製造方法。

IPC (8件)：

H01L 21/56 ,  B29C 45/14 ,  B29C 45/38 ,  H01L 23/12 ,  H01L 23/50 ,  H05K 3/06 ,  H05K 3/18 ,  B29L 31:34

FI (7件)：

H01L 21/56 Z ,  B29C 45/14 ,  B29C 45/38 H ,  H01L 23/50 B ,  H05K 3/06 A ,  H05K 3/18 Z ,  H01L 23/12 Q

引用特許：

審査官引用 (1件)

• 半導体装置及びその製造方法及びリードフレーム及びその製造方法
  公報種別：公開公報   出願番号：特願平7-322803   出願人：富士通株式会社