特許

J-GLOBAL ID：200903067441553016

SOI構造を持つトランジスタおよびその製造方法

発明者： 西原 利幸
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平4-310974
公開番号（公開出願番号）：特開平6-140427
出願日： 1992年10月26日
公開日（公表日）： 1994年05月20日
要約：

【要約】【目的】 SOI構造の半導体層を制御性良く薄膜化でき、デバイスの微細化に寄与すると共に、ソース・ドレイン領域の寄生抵抗を低減することができ、パンチスルー抑制と電流能力確保を両立させることが可能なSOI構造を持つトランジスタおよびその製造方法を提供すること。【構成】 絶縁層上に形成される半導体層10,12のチャネル領域23に相当する部分が、このチャネル領域の両側に形成されるソース・ドレイン領域21,22に比較して薄く形成される。そのための一方法として、半導体基板2の表面に、トランジスタのチャネル領域23に対応するパターンで、イオン注入時のエネルギーを吸収する第1バリア層4を形成し、この第1バリア層4が形成してある半導体基板2の表面から、第1バリア層4の下部の半導体基板の表面には浅く、その他の部分には深く、酸素をイオン注入し、埋め込み型酸化絶縁層9を形成し、この絶縁層9の上に、チャネル領域相当部分では薄く、その他の部分では厚い半導体層を形成する。

請求項（抜粋）：

絶縁層上に形成される半導体層のチャネル領域に相当する部分が、このチャネル領域の両側に形成されるソース・ドレイン領域に比較して薄く形成されることを特徴とするSOI構造を持つトランジスタ。

IPC (7件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/265 ,  H01L 21/304 321 ,  H01L 27/00 301 ,  H01L 27/108 ,  H01L 27/12

FI (5件)：

H01L 29/78 311 Y ,  H01L 21/265 H ,  H01L 21/265 J ,  H01L 27/10 325 G ,  H01L 29/78 311 H

引用特許：

審査官引用 (7件)

• 特開平3-006040
  
• 特開平2-076264
  
• 特開平3-232239
  
• 特開昭57-204144
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平3-170300   出願人：富士通株式会社
• 特開平2-076264
  
• 特開平3-232239