薄膜トランジスタパネルおよびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：長南満輝男
公報種別：公開公報
出願番号（国際出願番号）：特願2006-319909
公開番号（公開出願番号）：特開2008-135520
出願日： 2006年11月28日
公開日（公表日）： 2008年06月12日
要約：

【課題】エッチングされやすい真性酸化亜鉛からなる半導体薄膜を有する薄膜トランジスタを備えた薄膜トランジスタパネルにおいて、ゲート電極に対応する部分における半導体薄膜の周囲に空洞が生じないようにする。【解決手段】ガラス基板1の上面にはソース電極2およびドレイン電極3が形成され、それらの上面にITOからなる2つのオーミックコンタクト層4、5が形成されている。ソース電極2、ドレイン電極3および2つのオーミックコンタクト層4、5を含むガラス基板1の上面には、画素電極11をソース電極2に接続させるためのコンタクトホール13を有する真性酸化亜鉛からなる半導体薄膜6が形成されている。この場合、ゲート電極8下の全域およびその周囲には半導体薄膜6が形成されているため、ゲート電極8に対応する部分における半導体薄膜6の周囲に空洞が生じないようにすることができる。【選択図】図1

請求項（抜粋）：

絶縁基板と、前記絶縁基板上に相対向して設けられたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極上に設けられた2つのオーミックコンタクト層と、前記ソース電極、前記ドレイン電極および前記2つのオーミックコンタクト層を含む前記絶縁基板上に設けられた半導体薄膜と、前記半導体薄膜上に設けられたゲート絶縁膜と、前記2つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上に設けられたゲート電極と、前記ゲート電極を含む前記ゲート絶縁膜上に設けられたオーバーコート膜と、前記オーバーコート膜上に前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜に設けられたコンタクトホールを介して前記ソース電極に接続されて設けられた画素電極とを有することを特徴とする薄膜トランジスタパネル。

IPC (3件)：

H01L 21/336 , H01L 29/786 , G09F 9/30

FI (5件)：

H01L29/78 612D , H01L29/78 617J , H01L29/78 616U , H01L29/78 618B , G09F9/30 338

Fターム (40件)：

5C094AA31 , 5C094BA03 , 5C094CA19 , 5C094DA13 , 5C094DA15 , 5C094EA10 , 5C094GB10 , 5F110AA26 , 5F110BB01 , 5F110CC05 , 5F110DD02 , 5F110EE03 , 5F110EE04 , 5F110EE07 , 5F110EE25 , 5F110EE44 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF30 , 5F110GG04 , 5F110GG26 , 5F110GG35 , 5F110GG45 , 5F110HK03 , 5F110HK04 , 5F110HK07 , 5F110HK21 , 5F110HK33 , 5F110HL07 , 5F110HL14 , 5F110HL23 , 5F110HM02 , 5F110HM05 , 5F110HM18 , 5F110NN02 , 5F110NN24 , 5F110NN35 , 5F110QQ04 , 5F110QQ05

引用特許：

出願人引用 (1件)

薄膜トランジスタおよびその製造方法
公報種別：公開公報出願番号：特願2004-378476 出願人：カシオ計算機株式会社

前のページに戻る