不揮発性半導体記憶装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：國分孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-221010
公開番号（公開出願番号）：特開平8-064697
出願日： 1994年08月23日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】低電圧での単一電源動作が可能なフラッシュメモリを比較的少ない工程数で簡単に製造する。【構成】トンネル酸化膜7上の多結晶シリコン膜8及びシリコン窒化膜9をパターン10a、10bに形成した後、パターン10a、10b間の基板1を熱酸化してゲート酸化膜11を形成する。シリコン窒化膜9を除去した後に多結晶シリコン膜14を形成してから、溝部17で互いに分離された浮遊ゲート16を形成する。さらに、ONO膜18及び制御ゲートとなる多結晶シリコン膜19を成膜する。

請求項（抜粋）：

第1導電型の半導体基板上にトンネル絶縁膜を形成する工程と、上記半導体基板全面に第1の導電性膜及び耐酸化膜を順次形成する工程と、上記第1の導電性膜及び上記耐酸化膜を選択的に除去し、上記第1の導電性膜及び上記耐酸化膜のパターンを形成する工程と、上記第1の導電性膜及び上記耐酸化膜のパターンの間の上記半導体基板上に、上記トンネル絶縁膜よりも膜厚の大きいゲート絶縁膜を熱酸化によって形成する工程と、上記耐酸化膜を除去する工程と、上記第1の導電性膜上に第2の導電性膜を形成する工程と、少なくとも上記第2の導電性膜を選択的に除去し、上記トンネル絶縁膜及び上記ゲート絶縁膜上に上記第1の導電性膜及び上記第2の導電性膜からなる浮遊ゲートを形成する工程と、上記第2の導電性膜上に容量絶縁膜を形成する工程と、上記容量絶縁膜上に制御ゲートとなる第3の導電性膜をパターン形成する工程とを有することを特徴とする不揮発性半導体記憶装置の製造方法。

IPC (3件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792

引用特許：

審査官引用 (4件)

特開平1-280360
特開昭61-222175
特開平2-246374

全件表示

前のページに戻る