特許

J-GLOBAL ID：200903067668802667

半導体装置

発明者： 斉藤 正 ,  鈴木 征一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-121989
公開番号（公開出願番号）：特開平6-310578
出願日： 1993年04月26日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 テープキャリアに複数の半導体素子を搭載してバーインテストを行うようにした半導体装置において、特殊な回路素子を設けることなく機能テスト時に各半導体素子を電気的に独立させることを可能とする。【構成】 テープキャリア上に搭載された複数個の半導体素子10には、回路本体11と、この回路本体11に直接接続される電源端子20と、回路本体11とバーインテスト用の電源ライン6に接続されたバーインテスト用電源端子15との間に接続されて、テスティング端子18に印加される信号レベルよってオン・オフ制御されるトランジスタスイッチ16を設け、機能テスト時にはスイッチ16をオフさせてバーインテスト用電源端子15をオープンにし、その半導体素子を他の半導体装置から電気的に独立させる。

請求項（抜粋）：

テープキャリア上に複数個の半導体素子を搭載すると共に、前記各半導体素子に同時にバーインテスト用の電源を供給するための電源ラインを設けた半導体装置において、前記各半導体素子は、回路本体と、この回路本体に直接接続される電源端子と、前記回路本体と前記バーインテスト用の電源ラインに接続されたバーインテスト用電源端子との間に接続されて、半導体素子の外部からオン・オフ制御可能なスイッチ手段を設けたことを特徴とする半導体装置。

IPC (2件)：

H01L 21/66 ,  H01L 21/60 311

引用特許：

審査官引用 (3件)

• 特開昭63-026584
  
• 半導体ウエハ
  公報種別：公開公報   出願番号：特願平3-215529   出願人：日本電装株式会社
• 特開平3-036748