特許
J-GLOBAL ID：200903067728220905
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
足立 勉
公報種別：公開公報
出願番号（国際出願番号）：特願平10-008068
公開番号（公開出願番号）：特開平11-203882
出願日： 1998年01月19日
公開日（公表日）： 1999年07月30日
要約：
【要約】【課題】特性変動に関係なく正確な読み出し動作が可能なEPROMを提供する。【解決手段】選択されたワード線WLに対応する同一構造のスタックトゲート型メモリセル61,11e,11wは各カラムトランジスタ55a,55e,55wを介してセンスアンプSAに接続される。ダミーメモリセル11eの浮遊ゲートからは電子が引き抜かれて消去状態であり、ダミーメモリセル11wの浮遊ゲートには電子が注入されて書き込み状態である。そのため、温度変化やビット線BL,BLe,BLwの配線抵抗に関係なく、ノードCの電圧はメモリセル61が消去状態の場合のノードAの電圧Sineと等しくなり、ノードDの電圧はメモリセル61が書き込み状態の場合のノードAの電圧Sinwと等しくなる。コンパレータ12のプラス入力端子には参照電圧Vc(=(Sine+Sinw)/2)が印加され、コンパレータ12は参照電圧VcとノードAの電圧Sinとを比較してセンストランジスタ81を制御する。
請求項（抜粋）：
データが書き込まれていない第1のダミーメモリセルと、該第1のダミーメモリセルに接続された第1のダミービット線と、該第1のダミービット線の電位変化を検出する第1の電位検出手段と、予めデータが書き込まれている第2のダミーメモリセルと、該第2のダミーメモリセルに接続された第2のダミービット線と、該第2のダミービット線の電位変化を検出する第2の電位検出手段と、該第1の電位検出手段が検出した第1のダミービット線の電位と、該第2の電位検出手段が検出した第2のダミービット線の電位との中間電位を生成する中間電位生成手段と、データの読み出し対象のメモリセルに接続されたビット線と、当該ビット線の電位変化を検出する第3の電位検出手段と、該第3の電位検出手段が検出したビット線の電位と、前記中間電位生成手段の生成した中間電位とを比較する比較手段と、当該比較手段の比較結果に基づいて当該メモリセルに記憶されたデータを読み出す読み出し手段とを備えたことを特徴とする半導体記憶装置。
引用特許：
前のページに戻る
