特許
J-GLOBAL ID：200903067807750863
共振型電源回路
発明者：
出願人/特許権者：
代理人 (1件)：
岡田 全啓
公報種別：公開公報
出願番号（国際出願番号）：特願2000-401347
公開番号（公開出願番号）：特開2002-199720
出願日： 2000年12月28日
公開日（公表日）： 2002年07月12日
要約：
【要約】【課題】 回路損失が少なく、かつノイズが少ない共振型電源回路を得る。【解決手段】 共振型電源回路10は、フライバックトランス12を含み、その1次巻線に第1のFET14と電源20とを接続する。第1のFET14のドレインとソース間に、共振用コンデンサ16、ダンパーダイオード18を接続する。フライバックトランス12の1次巻線に並列に、ダイオード30と第2のFET32とからなるクランプ回路28を接続する。第1のFET14および第2のFET32を制御回路26で制御する。フライバックパルス発生後、第2のFET32をオンにし、さらに第2のFET32をオフにした後、第1のFET14をオンにする。第2のFET32をオフにした後に発生するリンギングパルスの周期をTとしたとき、第2のFET32をオフにしてから(3T/4)経過後に第1のFET14をオンにする。
請求項（抜粋）：
フライバックトランス、前記フライバックトランスの1次巻線に電力を供給するための電源、前記電源から前記フライバックトランスの1次巻線に流れる電流を制御するための第1のスイッチング素子、前記第1のスイッチング素子のオフ時に前記フライバックトランスの1次巻線と共振することによりフライバックパルスを発生させる共振用コンデンサ、および前記フライバックトランスの1次巻線の両端の電圧をクランプするために前記フライバックトランスの1次巻線に並列に接続されるダイオードと第2のスイッチング素子とからなるクランプ回路を含み、前記第2のスイッチング素子がオフとなった後に生じるリンギングパルスの1周期をTとしたとき、前記第2のスイッチング素子がオフになったときから{(n+1/2)T}〜{(n+1)T}(nは、0または自然数)経過後に前記第1のスイッチング素子がオンとなるように制御された、共振型電源回路。
IPC (2件)：
FI (2件)：
H02M 3/28 Q
, H02M 3/335 B
5H730AA02
, 5H730AA14
, 5H730AS01
, 5H730AS04
, 5H730AS15
, 5H730BB43
, 5H730BB57
, 5H730BB77
, 5H730DD04
, 5H730DD32
, 5H730DD41
, 5H730EE02
, 5H730EE07
, 5H730EE72
, 5H730FD01
, 5H730FD24
, 5H730FG05
出願人引用 (2件)
-
電源装置
公報種別：公開公報
出願番号：特願平10-228997
出願人：株式会社東芝
-
高圧制御回路
公報種別：公開公報
出願番号：特願平6-287020
出願人：松下電器産業株式会社
審査官引用 (2件)
-
電源装置
公報種別：公開公報
出願番号：特願平10-228997
出願人：株式会社東芝
-
高圧制御回路
公報種別：公開公報
出願番号：特願平6-287020
出願人：松下電器産業株式会社
前のページに戻る
