特許

J-GLOBAL ID：200903067834055654

同期式メモリのデータ出力バッファ制御方法

発明者： 金 奎泓 ,  鄭 又燮
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-240763
公開番号（公開出願番号）：特開平9-106682
出願日： 1996年09月11日
公開日（公表日）： 1997年04月22日
要約：

【要約】【課題】 高周波数でも適応的に動作可能な同期式メモリのデータ出力バッファ制御方法を提供する。【解決手段】 内部クロック信号によりデータ出力バッファの信号入力制御を行うようにし、そして、データ出力バッファの出力動作をエネーブルさせる制御信号PTRSTを、内部クロック信号中の出力データを発生させる出力クロックよりも前の所定クロック、例えば1クロック前のクロック立上りに同期させてエネーブルとし且つこれを遅延素子200により遅延させ、前記出力クロック直前の入力抑止状態(論理ロウ)のときにデータ出力バッファへ提供する。実際のデータ出力タイミングのクロックよりも1クロック前に制御信号PTRSTを発生するようにしたことで、提供されるクロック信号が速い場合でも十分に対応可能になる。

請求項（抜粋）：

外部から供給される一定周期のクロック信号を受けて一定の幅をもつオートパルス形態の内部クロック信号を発生し、該内部クロック信号に同期して動作する半導体メモリ装置のデータ出力バッファ制御方法において、前記内部クロック信号によりデータ出力バッファの信号入力制御を行うようにし、そして、データ出力バッファの出力動作をエネーブルさせる制御信号を、前記内部クロック信号中の出力データを発生させる出力クロックよりも前の所定クロックに同期させてエネーブルとし且つこれを遅延させて前記出力クロック直前の入力抑止状態のときにデータ出力バッファへ提供するようにしたことを特徴とするデータ出力バッファ制御方法。

IPC (3件)：

G11C 11/409 ,  G11C 11/407 ,  G11C 11/401

FI (3件)：

G11C 11/34 354 A ,  G11C 11/34 354 C ,  G11C 11/34 362 C

引用特許：

審査官引用 (1件)

• データ出力バッファ
  公報種別：公開公報   出願番号：特願平7-016933   出願人：三星電子株式会社