特許
J-GLOBAL ID：200903067900873029
半導体製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
立石 篤司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-053392
公開番号（公開出願番号）：特開平8-222514
出願日： 1995年02月17日
公開日（公表日）： 1996年08月30日
要約：
【要約】【目的】 使用すべきコントロールマークを全てウエハ上に容易に入れることができるようにし、スクライブラインの線幅の狭小化をも図る。【構成】 リソグラフィ工程において、最終的に外部配線を引き出すための導通領域として予定されるチップ52上のボンディングパッド領域54A〜54D又はその近傍に、プロセスコントロールマークをボンディングパッドに先立って形成する。このため、スクライブライン領域に比べてはるかに面積が広い領域にプロセスコントロールマークが形成されることになる。従って、使用すべきプロセスコントロールマークの数が増えたり、マークそのものが大きくなったりしてもそのすべてを容易に入れることができる。
請求項（抜粋）：
少なくともフォトリソグラフィ工程を含む半導体製造方法であって、前記フォトリソグラフィ工程において最終的に外部配線を引き出すための導通領域として予定されるウエハ上の領域又はその近傍に、フォトリソグラフィ工程で使用するプロセスコントロールマークを前記導通領域に先立って形成することを特徴とする半導体製造方法。
IPC (2件)：
FI (2件)：
H01L 21/30 514 C
, G03F 9/00 H
