MOS型半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (3件)：森廣三郎 , 森寿夫 , 中務茂樹
公報種別：公開公報
出願番号（国際出願番号）：特願2004-123470
公開番号（公開出願番号）：特開2005-310921
出願日： 2004年04月19日
公開日（公表日）： 2005年11月04日
要約：

【課題】極微細な幅の縦型の半導体薄膜のフィンを用いた、極微細なチャネル長と完全空乏化チャネル領域を有するMOS型半導体装置を実現するためのMOS型半導体装置及びその製造方法を提供すること。【解決手段】 SOI基板21上に形成された第1の絶縁体層320の開口部に、選択エピタキシャル成長法を用いてSOI基板21に対して平行にソース領域270,275、チャネル領域260,265及びドレイン領域280,285を半導体薄膜の積層膜として堆積してフィン201,202となる領域を形成し、フィン201,202のチャネル領域260,265のチャネル幅方向の側面にゲート絶縁体膜240とゲート電極255を形成し、フィン201,202の幅はゲート電圧によってチャネル領域260,265が完全に空乏化される程度以下に狭く形成されているMOS型半導体装置及びその製造方法。【選択図】図12

請求項（抜粋）：

ソース領域とドレイン領域と、該ソース領域と該ドレイン領域とに挟まれたチャネル領域とが基板に対して平行な積層膜で構成される縦型の半導体薄膜であるフィンと、該フィンの側面に露出する前記チャネル領域の側面の全面又は一部の面にゲート絶縁体膜を介して配設されたゲート電極とを具備し、該ゲート電極に印加されるゲート電圧によってチャネル領域が完全に空乏化されるように前記フィンを形成したMOS型半導体装置。

IPC (3件)：

H01L29/786 , H01L21/336 , H01L29/78

FI (13件)：

H01L29/78 626A , H01L29/78 652L , H01L29/78 653A , H01L29/78 653D , H01L29/78 617L , H01L29/78 617K , H01L29/78 618C , H01L29/78 618B , H01L29/78 613A , H01L29/78 616L , H01L29/78 613Z , H01L29/78 301X , H01L29/78 658E

Fターム (67件)：

5F110AA03 , 5F110AA04 , 5F110AA16 , 5F110BB04 , 5F110CC09 , 5F110DD05 , 5F110DD13 , 5F110EE24 , 5F110EE30 , 5F110EE38 , 5F110FF02 , 5F110FF03 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG04 , 5F110GG19 , 5F110GG23 , 5F110GG32 , 5F110GG42 , 5F110GG52 , 5F110HK32 , 5F110HL04 , 5F110HM04 , 5F110HM15 , 5F110HM17 , 5F110HM19 , 5F110NN03 , 5F110NN23 , 5F110NN24 , 5F110NN62 , 5F110QQ09 , 5F110QQ19 , 5F140AA39 , 5F140AB03 , 5F140AC28 , 5F140AC36 , 5F140BA01 , 5F140BA02 , 5F140BA03 , 5F140BA04 , 5F140BA05 , 5F140BA06 , 5F140BA07 , 5F140BA10 , 5F140BB01 , 5F140BB04 , 5F140BC13 , 5F140BD07 , 5F140BF01 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BF47 , 5F140BF58 , 5F140BH30 , 5F140BJ01 , 5F140BJ06 , 5F140BJ08 , 5F140BK13 , 5F140BK18 , 5F140BK26 , 5F140CC03 , 5F140CE06 , 5F140CE07 , 5F140CE20 , 5F140CF04

引用特許：

出願人引用 (3件)

集積半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2002-026278 出願人：株式会社日立製作所
特開平1-290263号公報(第1図)
特開昭49-89492号公報(第2図及び第3図)

前のページに戻る