絶縁ゲート型半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：高野則次
公報種別：公開公報
出願番号（国際出願番号）：特願2003-162393
公開番号（公開出願番号）：特開2004-363477
出願日： 2003年06月06日
公開日（公表日）： 2004年12月24日
要約：

【課題】IGBTのターンオフ時に蓄積キャリアを迅速に排出することが困難であつた。【解決手段】IGBTの複数のセルのための共通のエミッタ電極4を設ける。複数のセルのゲ-ト電極6を相互に接続するためのゲ-ト相互接続部分7aをエミッタ電極4を囲むように配置する。ゲ-ト相互接続部分7aをゲ-ト外部接続部分7bに接続する。蓄積キャリアを引き抜くためのP型補助半導体領域13を、半導体基板1内に複数のセルの集まりを囲ように設ける。補助半導体領域13の上に金属から成る第1の補助導体8aを設ける。第1の補助導体とエミッタ電極4との間を第1及び第2の絶縁層15、16間に配置された第2の補助導体8bで接続する。第2の補助導体8bをゲ-ト電極6と同一の不純物を含むシリコン多結晶で形成する。【選択図】図4

請求項（抜粋）：

複数の絶縁ゲート型半導体素子のセルを含む絶縁ゲート型半導体装置であって、半導体基板と第1及び第2の主電極とゲート電極とゲート接続導体と第1の補助導体と複数の第2の補助導体と前記半導体基板の一方の主面上に順次に配置された第1及び第2の絶縁層とを有し、前記半導体基板は、この一方の主面に一部が露出するように配置され且つ第1導電型を有している第1の半導体領域と、前記セルを形成するために前記第1の半導体領域の中に島状に配置され且つ第2導電型を有している第2の半導体領域と、前記セルを形成するために前記第2の半導体領域の中に島状に配置され且つ第1導電型を有している第3の半導体領域と、前記第2の半導体領域よりも外側において前記第1の半導体領域の中に島状に配置され且つ第2導電型を有している補助半導体領域とを備え、前記第2の半導体領域はチャネル形成部分を有し、前記第1の主電極は前記第2の絶縁層の上に配置され且つ前記複数のセルの前記第2及び第3の半導体領域にそれぞれ接続され、前記第2の主電極は前記半導体基板の他方の主面に配置され且つ前記第1の半導体領域に直接に又は別な半導体領域を介して接続され、前記ゲート電極は前記第1の絶縁層の上に配置され且つ前記チャネル形成部分に対向する第1の部分とこの第1の部分を前記ゲート接続導体に接続するための第2の部分とを有し、前記ゲート接続導体は、前記第2の絶縁層の上に配置され且つ平面的に見て前記複数のセルの外側に配置され且つ前記複数のセルの前記ゲート電極を相互に接続するために前記ゲート電極の前記第2の部分に接続されたゲート相互接続部分と、このゲート相互接続部分を外部に接続するためのゲート外部接続部分とを有し、前記ゲート相互接続部分は前記第1の主電極よりも外側に配置され且つ前記第2の絶縁層の開口を介して前記ゲート電極の前記第2の部分に接続され、前記第1の補助導体は前記半導体基板の一方の主面側において前記ゲート相互接続部分よりも外側に配置され且つ前記補助半導体領域に接続され、前記複数の第2の補助導体のそれぞれは前記第1及び第2の絶縁層の間に配置され且つ前記第1の主電極及び前記第1の補助導体にそれぞれ接続されていることを特徴とする絶縁ゲート型半導体装置。

IPC (3件)：

H01L29/78 , H01L21/28 , H01L29/417

FI (7件)：

H01L29/78 655E , H01L29/78 652M , H01L29/78 652N , H01L29/78 655D , H01L29/78 655F , H01L21/28 301A , H01L29/50 B

Fターム (7件)：

4M104AA01 , 4M104BB01 , 4M104BB40 , 4M104CC00 , 4M104GG06 , 4M104GG15 , 4M104HH14

引用特許：

出願人引用 (5件)

絶縁ゲート型電界効果トランジスタ
公報種別：公開公報出願番号：特願平6-039874 出願人：日本電装株式会社
特開昭58-025264
特開昭63-211680

全件表示

審査官引用 (5件)

絶縁ゲート型電界効果トランジスタ
公報種別：公開公報出願番号：特願平6-039874 出願人：日本電装株式会社
特開昭58-025264
特開昭63-211680

全件表示

前のページに戻る