特許

J-GLOBAL ID：200903068223998410

回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法

発明者： 車 相 碩
出願人/特許権者： アナムインダストリアル株式会社
代理人 (1件)： 斎藤 栄一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-051459
公開番号（公開出願番号）：特開平11-008335
出願日： 1998年02月17日
公開日（公表日）： 1999年01月12日
要約：

【要約】【課題】 半導体チップを回路基板の半導体チップ実装領域上に液状接着樹脂を用いて実装する時、半導体チップ実装領域の上面に対して半導体チップを完全に平行な状態で容易に位置させることのできる回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法を提供する。【解決手段】 本発明による回路基板の製造方法は、回路基板の半導体チップ実装領域上に均等な高さをもつ複数個のケーシング脚を半導体チップ実装時の半導体チップの重さ中心と半導体チップ実装領域の中心が一致するようにする位置に形成させることを含み、本方法によって製造される回路基板を用いて半導体パッケージを製造する時に半導体チップ実装段階で接着層の厚さを厳密で正確な均一状態に容易に制御することができるので、後続する高温工程の下の高温環境または半導体パッケージ作動時の発生熱による接着層における界面剥離現象を効率的に防止することができる。

請求項（抜粋）：

半導体チップ実装領域と、前記半導体チップ実装領域から離してその外周縁部に形成される複数の回路と、入出力端子部から構成される回路基板において、前記半導体チップ実装領域の上面に接着層の厚さを均一に制御するための均等な高さをもつ少なくとも3つのケーシング脚を有し、前記ケーシング脚は半導体チップ実装時に半導体チップの重さ中心と前記半導体チップ実装領域の中心が一致するように位置することを特徴とする回路基板。

IPC (2件)：

H01L 23/12 ,  H01L 23/32

FI (2件)：

H01L 23/12 F ,  H01L 23/32 D

引用特許：

審査官引用 (2件)

• 特開平3-097234
  
• 焼成配線基板の製造方法
  公報種別：公開公報   出願番号：特願平4-072612   出願人：ソニー株式会社