アライメント方法、アライメント精度測定方法及びアライメント測定用マーク

発明者： ,
出願人/特許権者：
代理人 (1件)：前田弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-350681
公開番号（公開出願番号）：特開平10-189425
出願日： 1996年12月27日
公開日（公表日）： 1998年07月21日
要約：

【要約】【課題】積層パターン間のアライメントの精度を向上させ、積層パターンの微細化に対応できるデバイスのアライメント方法、アライメント精度測定方法及びアライメント測定用マークを提供する。【解決手段】半導体基板上に素子分離パターン、ワード線パターンを形成する。ソース・ドレイン領域、第1層間絶縁膜を形成した後、ワード線パターンの位置情報を用いて、ビット線コンタクトパターンとビット線パターンとを形成する。第2層間絶縁膜を形成した後、ワード線パターンに直交するX方向についてはワード線パターンの位置情報を用い、ビット線パターンに直交するY方向についてはビット線パターンの位置情報を用いて、ストレージノードコンタクトパターンド線パターンを形成する。位置ずれによって干渉するおそれがある方向のみについて個別に複数の下層パターンの位置情報を用いる。

請求項（抜粋）：

基板上に第1層のパターンを形成するステップと、上記第1層のパターンの上方に第2層のパターンを形成するステップと、平面的に見て上記第1及び第2層のパターンの一部に近接する第3層のパターンを形成するステップとを少なくとも備え、上記第3層のパターンを形成するステップでは、上記第1層のパターンのうち第3層のパターンに近接する部分が延びる第1の方向に直交する方向のみについての第1層のパターンの位置情報と、上記第2層のパターンのうち第3層のパターンに近接する部分が延びる第2の方向に直交する方向のみについての第2層のパターンの位置情報とを用いることを特徴とするアライメント方法。

IPC (5件)：

H01L 21/027 , G01B 21/00 , G03F 9/00 , H01L 27/108 , H01L 21/8242

FI (7件)：

H01L 21/30 521 , G01B 21/00 A , G03F 9/00 H , H01L 21/30 502 V , H01L 27/10 621 Z , H01L 27/10 681 A , H01L 27/10 681 B

引用特許：

審査官引用 (3件)

特開昭64-050529
特開平2-150014
重合わせ精度測定マーク
公報種別：公開公報出願番号：特願平6-252080 出願人：三菱電機株式会社

前のページに戻る