特許
J-GLOBAL ID:200903068305871442
電圧検知回路
発明者:
,
出願人/特許権者:
代理人 (1件):
前田 弘 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-125811
公開番号(公開出願番号):特開平11-326398
出願日: 1998年05月08日
公開日(公表日): 1999年11月26日
要約:
【要約】【課題】 電源電圧が低い場合、又は急速に変化する場合においても、電源電圧検知信号を正常に出力する電圧検知回路を提供する。【解決手段】 電圧検知回路に、ノードN11Aに第1の基準電圧を供給するための第1の基準電圧発生回路10Aと、ノードN12に制御電圧を発生させるための制御電圧発生回路20と、接地端子とノードN13との間に設けられゲートがノードN11Aに接続されたNチャネル型MOSトランジスタQn121と、電源端子とノードN13との間に設けられゲートがノードN12に接続されたPチャネル型MOSトランジスタQp121とを備える。制御電圧によりPチャネル型MOSトランジスタQp121が制御され、電源電圧VDDが低い場合でもPチャネル型MOSトランジスタQp121に電流を流せるので、ノードN13を介して電圧検知信号VDTAを確実に出力できる。
請求項(抜粋):
電源電圧を供給する電源端子と、接地電圧を供給する接地端子と、前記電源電圧を受けて、基準電圧を発生する基準電圧発生回路と、前記基準電圧発生回路の出力側に接続される第1のノードと、前記電源電圧を受けて、前記基準電圧よりも低い制御電圧を発生する制御電圧発生回路と、前記制御電圧発生回路の出力側に接続される第2のノードと、ゲート,ソース及びドレインを有し、前記ゲートが前記第1のノードに前記ソースが前記接地端子にそれぞれ接続されるNチャネル型MOSトランジスタと、ゲート,ソース及びドレインを有し、前記ソースが前記電源端子に前記ゲートが前記第2のノードに接続されるPチャネル型MOSトランジスタと、前記Nチャネル型MOSトランジスタのドレインと前記Pチャネル型MOSトランジスタのドレインとの間を接続する第3のノードとを備え、前記第3のノードから前記電源電圧に応じた電圧検知信号を出力するように構成されていることを特徴とする電圧検知回路。
IPC (3件):
G01R 19/165
, H01L 27/04
, H01L 21/822
FI (2件):
G01R 19/165 A
, H01L 27/04 T
引用特許:
審査官引用 (3件)
-
特開昭63-169569
-
半導体集積回路
公報種別:公開公報
出願番号:特願平7-321760
出願人:三菱電機株式会社
-
特開昭55-149871
前のページに戻る