特許
J-GLOBAL ID：200903068331901961
組込システム
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2008-085389
公開番号（公開出願番号）：特開2009-238071
出願日： 2008年03月28日
公開日（公表日）： 2009年10月15日
要約：
【課題】回路構成用データを書き換える際に、何らかの理由で書き換え作業が中断するしたり、誤ったデータを書き換えてしまった場合には、次回電源起動時より、PLDがPCIバスに対応した制御回路として動作しなくなり、メインボード側からのソフトウェアによる記憶媒体上の回路構成データの更新手段が無くなり、再度動作させることが不可能となる。【解決手段】PLDを用いた制御基板の回路構成用データを更新することを保証した回路構成用データを用意し、自動または手動で使用する回路構成用データを切り替えて、PLDの回路構成のデータにトラブルが発生した場合の復帰方法を備える。【選択図】図3
請求項（抜粋）：
演算装置が搭載されている基板1と、バスを介して前記演算装置と接続される基板2とを含む組込システムにおいて、
前記基板2上には、電源投入時に、回路構成用データをプログラミングされることにより回路が構成されて動作を開始し、前記回路構成用データの内容を変更することにより、構成する回路を変更可能なプログラミングロジックデバイスを用い、前記バスとのインターフェース回路、及び、本PLD自身の回路構成用データが格納されている不揮発性記憶媒体とのインタフェース回路を含む第1の論理回路と、
前記第1の論理回路に対して、前記不揮発性記憶媒体から回路構成用データを読み出して、第1の論理回路をプログラミングする第2の論理回路と、
前記不揮発性記憶媒体は、前記第1の論理回路の回路構成用データを2つ以上格納するデータ領域を有し、且つ、該領域をそれぞれ独立に書換え・書込み保護可能であり、
前記データ領域には、前記第1の論理回路において通常時に使用する回路構成用データを格納する第1の領域と、前記第1の論理回路の回路構成用データが格納されている第2の領域とが設定され、
該第2の領域には、前記演算装置が前記第1の領域の回路構成用データを更新するために必要となる前記バスとのインターフェース回路、及び前記記憶媒体の第1の領域を更新するインターフェース回路の動作を保証した回路構成用データを格納し、
前記第2の論理回路は、前記第1の論理回路を、前記第1の領域の回路構成用データを用いてプログラミングした場合に、前記第1の論理回路が意図した動作をしていることを確認する確認手段を有し、前記第1の論理回路が正常に動作していないと判断した場合は、前記第2の領域の回路構成用データを用いて、再度自動で前記第1の論理回路をプログラミングし、
前記第1の論理回路が前記第2の領域のデータでプログラミングされていることを表示する表示手段とを有することを特徴とする組込システム。
IPC (2件)：
FI (3件)：
G06F9/06 630D
, G06F9/06 630A
, G06F12/16 310J
5B018GA04
, 5B018HA02
, 5B018KA13
, 5B018MA05
, 5B018NA06
, 5B018QA11
, 5B176CA01
, 5B176CA04
, 5B176CA05
, 5B176EB03
