情報処理装置

発明者：
出願人/特許権者：
代理人 (1件)：松浦兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平7-026529
公開番号（公開出願番号）：特開平8-221327
出願日： 1995年02月15日
公開日（公表日）： 1996年08月30日
要約：

【要約】【目的】本発明は、ハードの設計量の増加を抑えつつリードアクセス時間を短縮し得る情報処理装置を提供することを目的とする。【構成】キャッシュメモリ12はメインメモリ3からのデータを読み込むのは時間がかかるため、メインメモリ3からある程度の量のデータをまとめて持ってきて蓄積されている。CPU10は、このキャッシュメモリ12から順次にデータを読み出すことで効率的なリードを行うことができる。CPU10がメインメモリ3のI/O使用領域4aをリードアクセスした場合、目的のデータを含むブロックをブロックリフィルしてすべて持ってくる。次に同じブロック内のデータをアクセスしたい場合には、非キャッシュ領域専用バッファ11内にデータが書き込まれているために、非キャッシュ領域専用バッファ11から素早く読み込むことができる。

請求項（抜粋）：

中央処理装置がバスを介してキャッシュメモリに接続されると共に、該バスを介して接続されたメインメモリを入出力装置あるいは他の中央処理装置と共有する構成の情報処理装置において、前記中央処理装置内に設けられた非キャッシュ領域専用バッファと、前記中央処理装置が前記メインメモリの共有領域のデータリード時には、該共有領域からデータを読み出して該非キャッシュ領域専用バッファに書き込み、その後該中央処理装置による該共有領域の同じアドレスブロックからのデータリード時には該非キャッシュ領域専用バッファからデータを読み出し、該共有領域のデータライト時には、該共有領域にデータを書き込む制御手段と、前記入出力装置又は他の中央処理装置から前記メインメモリの共有領域へのアクセスの有無を監視し、該アクセス検出時にはアクセス検出信号を発生して前記非キャッシュ領域専用バッファを有する中央処理装置に供給し、該非キャッシュ領域専用バッファのデータを無効化するメモリコントローラとを有することを特徴とする情報処理装置。

IPC (2件)：

G06F 12/08 310 , G06F 12/08

FI (2件)：

G06F 12/08 310 A , G06F 12/08 G

引用特許：

審査官引用 (1件)

データ転送制御装置
公報種別：公開公報出願番号：特願平5-133614 出願人：住友電気工業株式会社

前のページに戻る