テスト機構を有する処理システム

発明者：
出願人/特許権者：
代理人 (1件)：真田有
公報種別：公開公報
出願番号（国際出願番号）：特願平8-302010
公開番号（公開出願番号）：特開平10-143390
出願日： 1996年11月13日
公開日（公表日）： 1998年05月29日
要約：

【要約】【課題】 JTAG回路等のテスト機構を有する処理システムにおいて、そのテスト機構を利用することにより、論理回路を増やすことなくROM等のメモリからのデータ読出を行なえるようにして、回路構成の簡素化をはかる。【解決手段】記憶部7を接続されたチップ部品3のテスト機構4に、アドレス・レジスタ8を他のレジスタ5と並列的にそなえ、各テスト機構4からのテスト・データ出力と記憶部7からの読出データとのいずれか一方を選択的に切り替えて出力する切替部9をそなえ、制御部6が、記憶部7から読み出すべきデータの先頭アドレスをシフト動作によりアドレス・レジスタ8に設定するとともに、切替部9が記憶部7からの読出データを出力するように切り替えた後、読み出すべきデータの数に応じてアドレス・レジスタ8のアドレスをカウントアップしながら、記憶部7からデータを読み出すように構成されている。

請求項（抜粋）：

複数個のチップ部品をもつ基板を少なくとも1枚そなえて構成される処理システムであって、該基板における各チップ部品に、ボード・テストを行なうためのテスト機構が組み込まれ、該テスト機構を構成するレジスタを、前記複数個のチップ部品の間でチェーン状に接続するとともに、チェーン状に接続された各レジスタに対してシフト動作により所望データを書き込む制御部をそなえ、且つ、前記複数個のチップ部品のうちの少なくとも1つに記憶部を接続してなる処理システムにおいて、該記憶部を接続されたチップ部品のテスト機構に、該記憶部から読み出すデータを指定するためのアドレスを設定されるアドレス・レジスタが他のレジスタと並列的にそなえられるとともに、前記シフト動作により前記の各テスト機構から読み出されたテスト・データ出力と該アドレス・レジスタのアドレスにより指定されて該記憶部から読み出された読出データとのいずれか一方を選択的に切り替えて出力する切替部がそなえられ、該制御部が、該記憶部から読み出すデータの先頭アドレスを前記シフト動作により該アドレス・レジスタに設定するとともに、該切替部が該記憶部からの読出データを出力するように切り替えてから、読み出すべきデータの数に応じて該アドレス・レジスタのアドレスをカウントアップしながら、前記シフト動作を用いて該記憶部からデータを読み出すことを特徴とする、テスト機構を有する処理システム。

IPC (2件)：

G06F 11/22 360 , G11C 16/02

FI (2件)：

G06F 11/22 360 P , G11C 17/00 613

引用特許：

審査官引用 (2件)

システム試験装置
公報種別：公開公報出願番号：特願平6-046706 出願人：富士通株式会社
特開昭58-039356

前のページに戻る