特許
J-GLOBAL ID:200903068518108734

伝送線路及び半導体装置

発明者:
出願人/特許権者:
代理人 (8件): 三好 秀和 ,  三好 保男 ,  岩▲崎▼ 幸邦 ,  川又 澄雄 ,  中村 友之 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
公報種別:公開公報
出願番号(国際出願番号):特願2002-324021
公開番号(公開出願番号):特開2004-159174
出願日: 2002年11月07日
公開日(公表日): 2004年06月03日
要約:
【課題】電気的特性の劣化を抑え、且つ、配線のリソースを節約することができる伝送線路を提供する。【解決手段】平面上に配置された第1の入力電極23と、平面上で並行に配列され、一端が第1の入力電極23に接続されるストライプ状の複数の信号線路21a〜21dと、第1の入力電極23に対向して複数の信号線路21a〜21dの他端が接続される第1の出力電極25と、平面に対向する他の平面で第1の入力電極23の近傍に配置される第2の入力電極24と、平面上で複数の信号線路21a〜21d各々の間と外側に交互に配列され、一端が第2の入力電極24に接続されるストライプ状の複数のグランド線路22a〜22eと、他の平面で第1の出力電極25の近傍に配置され、複数のグランド線路22a〜22eの他端が接続される第2の出力電極26とを備える。【選択図】 図1
請求項(抜粋):
平面上に配置された第1の入力電極と、 前記平面上で並行に配列され、一端が前記第1の入力電極に接続されるストライプ状の複数の信号線路と、 前記第1の入力電極に対向して前記複数の信号線路の他端が接続される第1の出力電極と、 前記平面に対向する他の平面で前記第1の入力電極の近傍に配置される第2の入力電極と、 前記平面上で前記複数の信号線路各々の間と外側に交互に配列され、一端が前記第2の入力電極に接続されるストライプ状の複数のグランド線路と、 前記他の平面で前記第1の出力電極の近傍に配置され、前記複数のグランド線路の他端が接続される第2の出力電極 とを備えることを特徴とする伝送線路。
IPC (5件):
H01P3/02 ,  H01L21/82 ,  H01L21/822 ,  H01L27/04 ,  H01P3/08
FI (5件):
H01P3/02 ,  H01P3/08 ,  H01L21/82 W ,  H01L27/04 H ,  H01L27/04 D
Fターム (13件):
5F038BH10 ,  5F038BH19 ,  5F038CD02 ,  5F038CD05 ,  5F038CD06 ,  5F038EZ20 ,  5F064EE14 ,  5F064EE19 ,  5F064EE26 ,  5F064EE46 ,  5F064EE52 ,  5F064EE54 ,  5J014CA00
引用特許:
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る