特許
J-GLOBAL ID：200903068549116883
調停回路検証手法
発明者：
出願人/特許権者：
代理人 (1件)：
丹羽 宏之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-351707
公開番号（公開出願番号）：特開2003-150461
出願日： 2001年11月16日
公開日（公表日）： 2003年05月23日
要約：
【要約】【課題】 調停回路(arbiter)の健勝において、検証の容易化、精度の向上、効率化を目的とする。【解決手段】 検証対象である調停回路に接続される、複数の仮想マスターモデルにより構成される。この仮想マスターモデルは、任意のタイミングでスタートさせる事ができる、調停回路に対する要求信号出力の疎密を変える事ができる、入力データを必要としない、一時停止することができる、実際のマスター回路よりも厳しい条件で動作することができる、ランダムなタイミングで起動し、ランダムなタイミングで要求信号を発行できる、等の機能を持つ。
請求項（抜粋）：
調停回路(arbiter)の論理検証のためのテストベンチにおいて、複数の仮想マスターモデルを使用することを特徴とした調停回路検証手法。
Fターム (6件)：
5B083AA01
, 5B083AA05
, 5B083BB06
, 5B083CC11
, 5B083DD01
, 5B083EE12
