特許
J-GLOBAL ID：200903068575017710

演算処理システム

発明者：
武藤 健二

武藤 健二 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願2001-056988
公開番号（公開出願番号）：特開2002-259209
出願日： 2001年03月01日
公開日（公表日）： 2002年09月13日
要約：
【要約】【課題】 キャッシュメモリを有する演算処理システムにおいて、初めて読み出される命令やデータが、主記憶装置ではなくキャッシュメモリから読み出されるようにする。【解決手段】 リアルタイムOSは、各命令の実行アドレスや、各命令に関連するデータのデータアドレスを、タスク毎に記憶している。このプロセッサ101上で動作するリアルタイムOSは、各タスクが、実行中状態か、実行待ち状態か、待ち状態かを制御する。そして、リアルタイムOSは、いずれかのタスクが待ち状態から実行待ち状態に遷移したときに、このタスクに属する命令およびデータの読み込み指示を、タスクキャッシュメモリ103に送る。タスクキャッシュメモリ103は、この指示を受信すると、指示された命令およびデータを、主記憶装置102から読み込んで、記憶する。
請求項（抜粋）：
命令およびデータを記憶する主記憶手段と、前記命令および前記データを前記主記憶手段から読み出して一時的に記憶するキャッシュメモリ手段と、前記命令の実行アドレスと、該命令に関連する前記データのデータアドレスとを、タスク毎に記憶するタスク管理手段と、前記タスクが、実行中状態か、実行待ち状態か、待ち状態かを制御するタスク状態制御手段と、前記実行中状態の前記タスクに対応する前記命令および前記データを前記キャッシュメモリ手段から読み出して、該命令を実行する命令実行手段と、前記実行待ち状態の前記タスクに対応する前記実行アドレスおよび前記データアドレスを前記タスク管理手段から読み出し、読み出された前記実行アドレスの前記命令および前記データアドレスの前記データを前記主記憶手段から読み出すように、前記キャッシュメモリ手段に指示する指示手段と、を備えることを特徴とする演算処理システム。
IPC (3件)：
G06F 12/08 505 ,  G06F 12/08 565 ,  G06F 9/46 340
FI (3件)：
G06F 12/08 505 B ,  G06F 12/08 565 ,  G06F 9/46 340 F
Fターム (11件)：
5B005JJ13 ,  5B005KK12 ,  5B005LL01 ,  5B005LL11 ,  5B005MM01 ,  5B005NN22 ,  5B098AA03 ,  5B098GA04 ,  5B098GD03 ,  5B098GD12 ,  5B098GD14
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM