特許
J-GLOBAL ID：200903012078196690
多重スレッド使用方法、多重スレッド処理システム、スレッド実行コントローラおよびバッファ使用方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
坂口 博 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-104520
公開番号（公開出願番号）：特開2001-350638
出願日： 2001年04月03日
公開日（公表日）： 2001年12月21日
要約：
【要約】【課題】 プロセッサ・リソースのより効率的な使用を達成する。【解決手段】 活動停止中のスレッドに実行が許可されたとき、即時停止を回避するような方式で、プリフェッチ・バッファ118が複数の独立スレッド処理に関連して使用される。プロセッサ・リソースのより効率的な利用を実現するために、プロセッサ内であるスレッドから別のスレッドへの切替えを制御するための機構30が確立される。この機構は、短い待ち時間イベントが発生したときは、代替の実行スレッドに一時的制御を与え、長い待ち時間イベントが発生したときは、代替の実行スレッドに完全な制御を与える。このスレッド制御機構は、各実行スレッドがFIFO52内に滞在している時間の長さに基づいて、プロセッサ内の2つまたはそれ以上の実行スレッドの実行優先順位がその出力によって制御されるように構成された、優先順位FIFOを備える。
請求項（抜粋）：
プロセッサおよびアクセス可能なデータに関連する、多重スレッドの使用法であって、a)順次時間フレームでの独立処理として多重命令実行スレッドを提供するステップと、b)前記多重実行スレッドを、前記アクセス可能なデータに対してオーバーラップしてアクセスできるように待ち行列に入れるステップと、c)待ち行列中の第1スレッドを実行するステップと、d)前記第1スレッドの実行を停止させるイベントの発生時に、前記実行の制御を前記待ち行列内の次のスレッドに移すステップとを含む使用法。
Fターム (3件)：
5B098CC03
, 5B098GA05
, 5B098GB09
